[VHDL编程] project_wave

说明：波形发生器，生成三角波和正弦波,功能较为简单，可以通过改变频率控制字来改变输出波形状态-Waveform generator to generate triangular wave and sine wave
<吴明华> 在 2024-11-20 上传 | 大小：9.42mb | 下载：0

[VHDL编程] 2016sell

说明：此售货机模块包括：投币处理模块，商品选择模块，投币模块，分频模块，控制器模块，计时模块，LED灯显示模块，找零模块，出货模块，-The vending desktop module includes: coin processing module, product selection module, coin module, frequency division module, controller module, timing mod
<张任> 在 2024-11-20 上传 | 大小：2.15mb | 下载：0

[VHDL编程] CRC

说明：在数据通信过程中，数据校验是必不可少的部分，CRC校验是一种高效的检验方式。-In the process of data communication,data verification is an indispensable part, CRC verification is an efficient way to test.
<文化> 在 2024-11-20 上传 | 大小：1kb | 下载：0

[VHDL编程] LBG64_double_CLK

说明：数据压缩算法的硬件实现ASIC&FPGA（矢量量化算法）-Data compression algorithm implemented in hardware ASIC & FPGA (vector quantization algorithm)
<崔琦> 在 2024-11-20 上传 | 大小：578kb | 下载：0

[VHDL编程] wireless_FPGAcode

说明：无线通信模块设计FPGA代码 包括matlab模型文件及verilog源代码-The wireless communication module design including FPGA code matlab verilog model file and source code
<崔琦> 在 2024-11-20 上传 | 大小：214kb | 下载：0

[VHDL编程] FPGA_JOW

说明：本设计为学校打铃管理系统，使用VHDL设计，根据打铃功能不同输出不同的音乐,工作模式包括正常上课模式、考试模式、放假模式-The design management system for the school bell, the use of VHDL to design, according to different output different music in Bell functions, working modes inc
<li> 在 2024-11-20 上传 | 大小：2.33mb | 下载：0

[VHDL编程] FPGA_JOW74160

说明：本设计使用了74160期间设计数字钟，并对该设计进行波形仿真，使用QUARTUS ii 设计软件，对于用单元逻辑器件设计数字钟有帮助-This design uses 74160 period design digital clock, and the design of waveform simulation, the use of II QUARTUS design software, the design of the digit
<li> 在 2024-11-20 上传 | 大小：456kb | 下载：0

[VHDL编程] key_board

说明：本设计是实现一个4*4矩阵按键键盘设计，将矩阵按键的按键值通过串口发送到上位机-The design is to achieve a 4*4 matrix keyboard design, the matrix keys to the value of the button to send to the host computer through the serial port
<li> 在 2024-11-20 上传 | 大小：637kb | 下载：0

[VHDL编程] 20150608

说明：使用VHDL设计双通道高速ADC采集电路，将模拟数据采集，USB发送到计算机- Using VHDL to design a dual channel high-speed ADC acquisition circuit, the analog data acquisition, USB sent to the computer
<lily> 在 2024-11-20 上传 | 大小：405kb | 下载：0

[VHDL编程] EDA

说明：用VHDL语言编写的各种小模块，有走马灯，计数器，循环寄存器等-VHDL language with a variety of small modules, there is a revolving door, counters, registers, and so the cycle
<ChenDehua> 在 2024-11-20 上传 | 大小：12kb | 下载：0

[VHDL编程] Zynq-7000-for-Hardware-Engineers

说明：Zynq-7000硬件工程师step by step教程-Zynq-7000 Extensible Processing Platform Design Workshop for Hardware Engineers
<yin> 在 2024-11-20 上传 | 大小：1.99mb | 下载：0

[VHDL编程] Zynq-7000-for-Software-Engineers

说明：Zynq-7000软件工程师step by step教程-Zynq-7000 Extensible Processing Platform Design Workshop for Software Engineers
<yin> 在 2024-11-20 上传 | 大小：1.84mb | 下载：0