[VHDL编程] LCD126484

说明：这是一份fpga的lcd的12864的程序-about 12864
<renlulu> 在 2024-11-20 上传 | 大小：73kb | 下载：0

[VHDL编程] swfsm

说明：stopwatch的FSM状态机的代码，可供初学者学习参考如何编写状态机-the finite state machine vhdl code for the simple stopwatch file
<Echo Li> 在 2024-11-20 上传 | 大小：2kb | 下载：0

[VHDL编程] segsweep

说明：VHDL 驱动数码管 使用quartues 2编程使用CPLD驱动八段数码管-VHDL seg
<jack> 在 2024-11-20 上传 | 大小：194kb | 下载：0

[VHDL编程] traffic_lights

说明：运用Verilog HDL编程语言，实现十字路口的交通灯功能，可在FPGA等硬件上进行仿真（默认硬件晶振为50MHz）。-Using Verilog HDL programming language, to achieve the crossroads of traffic lights function, can be simulated in FPGA hardware on (the default hardware crysta
<krj> 在 2024-11-20 上传 | 大小：3kb | 下载：0

[VHDL编程] rom_255

说明：入通过键盘控制或者通过50MHz晶振分频后以每1秒步长发生变化，通过8位并口输出数字信号，并将该数字信号经过译码电路后用七段数码管提示输出信息。-By controlling the keyboard or by 50MHz crystal occur long after the division to change every second step, through the 8-bit parallel digital outpu
<maomaoyu> 在 2024-11-20 上传 | 大小：1.29mb | 下载：0

[VHDL编程] mux_2to1

说明：2选1的数据选择器 即当s＝1时，输出m＝y；当s＝0时，输出m＝x。 -Data selector 2-to-1 that is, when x = 1, the output m = y when s = 0, the output m = x.
<maomaoyu> 在 2024-11-20 上传 | 大小：245kb | 下载：0

[VHDL编程] char_7seg

说明：七段数码管显示 显示简单字符 显示0～9数字 循环显示4个字符 -Seven-segment LED display simple characters, 0-9 digital loop display four characters
<maomaoyu> 在 2024-11-20 上传 | 大小：256kb | 下载：0

[VHDL编程] bcd_add_1bit

说明：二进制码到BCD码的转换 1位BCD加法器 2位BCD加法器-BCD code to binary code conversion of a BCD adder two BCD adder
<maomaoyu> 在 2024-11-20 上传 | 大小：223kb | 下载：0

[VHDL编程] baseonFPGAclock

说明：用verilogHDL语言写的基于FPGA的电子钟。里面包含闹钟、秒表、日历、时间设置等功能，可用LCD显示-verilog language, implemented on the FPGA alarm clock, calendar, time display, stopwatch in one of the electronic clock and calendar. Can be displayed on LCD
<fmxonfei> 在 2024-11-20 上传 | 大小：153kb | 下载：0

[VHDL编程] AD9826-verilog

说明：使用Verilog编写的ad9826的控制模块-the module of ad9826 with verilog
<zengshaoqing> 在 2024-11-20 上传 | 大小：5kb | 下载：1

[VHDL编程] ADP5052.PDF

说明：多路稳压输出，可配置个电压，非常适合用于fpga电源-Multiple regulated output voltage can be configured very suitable for fpga power
<王子文> 在 2024-11-20 上传 | 大小：1018kb | 下载：0

[VHDL编程] mux_16bit_sign

说明：16位有符号和无符号乘法器FPGA源代码-16-bit signed and unsigned multiplier FPGA source code
<john> 在 2024-11-20 上传 | 大小：5kb | 下载：0