[VHDL编程] Vivado-Introduction

说明：XILINX VIVADO开发使用工具教程-Introduction to the Vivado Design Suite
<yin> 在 2024-11-20 上传 | 大小：1.28mb | 下载：0

[VHDL编程] SPI_ROM

说明：FPGA实现非标准SPI总线数据的接收和解码，并实现ROM数据的读取和执行-FPGA implementation of non-standard SPI bus to receive and decode the data, and to achieve ROM data read and
<zhlifeng0316> 在 2024-11-20 上传 | 大小：5.75mb | 下载：0

[VHDL编程] rec

说明：8点8位的FFT，verilog语言，经过Quartus仿真验证-8 piont 8 bits of FFT, verilog language, through the Quartus simulation
<liufeng> 在 2024-11-20 上传 | 大小：4kb | 下载：0

[VHDL编程] shuzizhong

说明：基于basys2的简易数字钟，包含校时功能-A simple digital clock base on basys2 board, including timing function.
<黄绾力> 在 2024-11-20 上传 | 大小：414kb | 下载：0

[VHDL编程] Additionneur_ise12migration

说明：additionneur code vhdl for fpga-additionneur code vhdl for fpga
<fifi> 在 2024-11-20 上传 | 大小：103kb | 下载：0

[VHDL编程] multiplexuer_ise12migration

说明：multiplixeur vhdl code for fpga-multiplixeur vhdl code for fpga
<fifi> 在 2024-11-20 上传 | 大小：106kb | 下载：0

[VHDL编程] Clock

说明：该程序主要是用Verilog HDL语言编写的多功能数字钟，包括校时，调试，整点报时和万年历模块。-The program is mainly used Verilog HDL language multifunction digital clock, including at school, debugging, the whole point timekeeping and calendar modules.
<林卡> 在 2024-11-20 上传 | 大小：9kb | 下载：0

[VHDL编程] sequence

说明：序列仿真器，VHDL描述完成对状态机的模拟-Sequence simulator, VHDL descr iption to complete the state machine simulation
<魏壑> 在 2024-11-20 上传 | 大小：106kb | 下载：0

[VHDL编程] carsys

说明：倒车雷达，可以完成在3米以内的测距并发出不同的警报声-Reversing radar, can be completed in less than 3 meters distance and send different alert sound
<魏壑> 在 2024-11-20 上传 | 大小：2.41mb | 下载：0

[VHDL编程] anjian2

说明：实现LED流水灯 按键功能 暂停 点灭-Implement LED water lights Key Function Pause blinking
<唐舒萍> 在 2024-11-20 上传 | 大小：403kb | 下载：0

[VHDL编程] ClockQUARTUSVHDL

说明：12/24小时数字时钟VHDL设计 包括顶层文件的设计和VHDL源程序-12/24 hour digital clock design, including the top-level VHDL design and VHDL source code file
<> 在 2024-11-20 上传 | 大小：308kb | 下载：0

[VHDL编程] Signal-Generator-VHDL-design

说明：信号发生器VHDL设计 波形可选：正弦(sine)，方波(sqr)，锯齿波(jc_de和jc_in两种)，三角波(sanj)和阶梯波(stair)信号模块-Optional waveform signal generator VHDL design: sinusoidal (sine), square wave (sqr), sawtooth (jc_de and jc_in two kinds), triangle wave (s
<> 在 2024-11-20 上传 | 大小：741kb | 下载：0