资源列表

« 1 2 ... .31 .32 .33 .34 .35 3836.37 .38 .39 .40 .41 ... 4311 »

[VHDL编程chengfaqi4

说明:用VHDL实现四位乘法器,不直接用乘法实现,一来节省资源,二来可提高速度!-Use VHDL to achieve four multiplier, not the realization of the direct use of multiplication, one to save resources, and secondly to improve the speed!
<> 在 2024-10-14 上传 | 大小:1024 | 下载:0

[VHDL编程half_adder

说明:实现一位加法器的设计,假设输入参数为A,B,则输出为A,B的和-The realization of an adder design, the assumption that the input parameters for the A, B, the output of A, B and
<> 在 2024-10-14 上传 | 大小:39936 | 下载:0

[VHDL编程schk

说明:实现8位数据的输入检测功能,如与预先输入的数字相同则输出A,否则输出B-To achieve 8-bit data input detection function, such as with the pre-enter the same number as output A, or output B
<> 在 2024-10-14 上传 | 大小:46080 | 下载:0

[VHDL编程vgaFPGA

说明:
<bluefeifei> 在 2024-10-14 上传 | 大小:333824 | 下载:0

[VHDL编程classic_Verilog_135_examples

说明:Verilog的135个经典设计实例。包含源码和说明-Verilog of 135 examples of classic design. Contains the source and descr iption
<李林> 在 2024-10-14 上传 | 大小:113664 | 下载:0

[VHDL编程NcVerilog_tutorial

说明:nc verilog 的使用说明和实例,对于实用nc来进行仿真进行了详细说明。-nc verilog instructions and examples for the utility to carry out simulation nc described in detail.
<李林> 在 2024-10-14 上传 | 大小:591872 | 下载:0

[VHDL编程huffumancoding

说明:
<杨梅> 在 2024-10-14 上传 | 大小:349184 | 下载:0

[VHDL编程S8_VGA

说明:VGA的verilog hdl 程序,完成显示长条状显示不同颜色-VGA s verilog hdl procedures, completion of a long strip show show different color
<许立宾> 在 2024-10-14 上传 | 大小:498688 | 下载:0

[VHDL编程multiply

说明:Verilog hdl语言 常用乘法器设计,可使用modelsim进行仿真-Verilog hdl language commonly used multiplier design, can use the ModelSim simulation
<许立宾> 在 2024-10-14 上传 | 大小:2048 | 下载:0

[VHDL编程add

说明:Verilog hdl语言 常用加法器设计,可使用modelsim进行仿真-Verilog hdl language commonly used adder design, can use the ModelSim simulation
<许立宾> 在 2024-10-14 上传 | 大小:2048 | 下载:0

[VHDL编程GFmultiply

说明:Verilog hdl语言 伽罗华域GF(q)乘法器设计,可使用modelsim进行仿真-Language Verilog hdl Galois field GF (q) multiplier design, can use the ModelSim simulation
<许立宾> 在 2024-10-14 上传 | 大小:2048 | 下载:1

[VHDL编程divide

说明:Verilog hdl语言的常用除法器设计,可使用modelsim进行仿真-Commonly used languages Verilog hdl divider design, can use the ModelSim simulation
<许立宾> 在 2024-10-14 上传 | 大小:2048 | 下载:0
« 1 2 ... .31 .32 .33 .34 .35 3836.37 .38 .39 .40 .41 ... 4311 »

源码中国 www.ymcn.org