[VHDL编程] gensin

说明：用fpga控制da发一定带宽正弦信号，用vhdl编写，用nco-Fpga controlled by a band-da made a sinusoidal signal, written in vhdl, with nco
<任天鹏> 在 2024-11-17 上传 | 大小：1.3mb | 下载：0

[VHDL编程] fft

说明：基于fpga的fft变换，用ip核实现。用vhdl编写-Fpga based fft transform, use ip core implementation. Written in vhdl
<任天鹏> 在 2024-11-17 上传 | 大小：4.23mb | 下载：0

[VHDL编程] cf-fft

说明：用ip核实现fft。用vhdl编写。altera的fpga-Ip core implementation using fft. Written in vhdl
<任天鹏> 在 2024-11-17 上传 | 大小：5.25mb | 下载：0

[VHDL编程] ADVHDL

说明：用fpga控制ad采集，用vhdl编写，可控制采样率-With fpga control ad acquisition, with vhdl written to control the sampling rate
<任天鹏> 在 2024-11-17 上传 | 大小：3.86mb | 下载：0

[VHDL编程] jtdverilog

说明：交通灯，verilog，VHDL，modelsim-Traffic lights, verilog, VHDL, modelsim ,,,,,,,,,,
<金小泼> 在 2024-11-17 上传 | 大小：1kb | 下载：0

[VHDL编程] project_1

说明：显示器显示有信号，能够看到分辨率信息为1280 x 720 @ 60P，显示器显示标准8 色垂直彩条-Display a signal, the resolution information can be seen as 1280 x 720 @ 60P, the display shows the standard 8-color vertical color bar
<张少伟> 在 2024-11-17 上传 | 大小：80kb | 下载：0

[VHDL编程] project_4

说明：RGB 与YCbCr 颜色空间可以相互转化，此代码为YCbCr转RGB的实验代码-Display a signal, the resolution information can be seen as 1280 x 720 @ 60P, the display shows the standard 8-color vertical color bar
<张少伟> 在 2024-11-17 上传 | 大小：601kb | 下载：0

[VHDL编程] project_6

说明：YCbCr 颜色空间按照采样率的不同可分为YCbCr444 和YCbCr422、YCbCr420 等， YCbCr422 在视频处理中较为常用，与YCbCr444 相比节约1/3 带宽和存储空间。代码功能是实现YCbCr444 转YCbCr4-YCbCr color space in accordance with the sampling rate can be divided into YCbCr444 and YCbCr422
<张少伟> 在 2024-11-17 上传 | 大小：591kb | 下载：0

[VHDL编程] project_11_first_d1_HDMI

说明：本代码将TW2867第一通道输出解复用以后进行BT.656格式的解析，然后将奇偶场合并为一帧存入DDR2，读取的时候使用双线性插值算法，将原始的720 x576的分辨率放大到800x600，然后在HDMI口输出。-This code will TW2867 first channel output demultiplexing after parsing BT.656 format, then the parity occasions
<张少伟> 在 2024-11-17 上传 | 大小：789kb | 下载：0

[VHDL编程] MATLAB-and-FPGA

说明：以Xilinx公司的FPGA为开发平台，采用MATLAB及VHDL语言为开发工具，详细阐述数字通信同步技术的FPGA实现原理、结构、方法以及仿真测试过程-In Xilinx s FPGA development platform, using MATLAB and VHDL language development tools, elaborated synchronous digital communications technolo
<C> 在 2024-11-17 上传 | 大小：18.6mb | 下载：0

[VHDL编程] receive_uart

说明：fpga串口通信，接收模块程序.verilog语言编写-fpga serial communication, receiving module program
<fafkfnln> 在 2024-11-17 上传 | 大小：10.42mb | 下载：0

[VHDL编程] ps2

说明：用verilog编写的PS/2通讯协议是一种双向同步串行通讯协议。-Verilog prepared with PS/2 protocol is a bidirectional synchronous serial communication protocol.
<fafkfnln> 在 2024-11-17 上传 | 大小：5.27mb | 下载：0