[VHDL编程] ASYNCFIFOXPXMOD

说明：任意时钟配比的异步fifo.含有synplify ip库中的双端口ram。用于处理多时钟域问题。-Arbitrary ratio of asynchronous clock fifo. Containing synplify ip library of dual-port ram. Used to deal with the issue of multi-clock domain.
<xupeixin> 在 2025-04-24 上传 | 大小：5kb | 下载：0

[VHDL编程] vrilog

说明：包含交通灯实现等几个vrilog硬件编程的程序，基本均为老师亲自写的范本，供我们参考用的-Contains several traffic lights to achieve vrilog hardware programming procedures, teachers are personally write the basic template for our reference
<yangming> 在 2025-04-24 上传 | 大小：3kb | 下载：0

[VHDL编程] Verilog-book

说明：学习Verilog语言必备资料，包括语法总结 编写Verilog HDL 源代码的标准及设计流程-Verilog language learning essential information, including syntax summary of Verilog HDL source code for the preparation of standards and design process
<shaoyqo> 在 2025-04-24 上传 | 大小：3.66mb | 下载：1

[VHDL编程] Verilog_for_study

说明：Verilog黄金参考指南，硬件学习必备的知识！-Verilog Golden Reference Guide, hardware learning essential knowledge!
<way> 在 2025-04-24 上传 | 大小：458kb | 下载：0

[VHDL编程] verilog_language

说明：Verilog学习全部资料，学习的同志赶快收了-Verilog learning all the information, learning comrades as soon as possible upon receipt of a
<way> 在 2025-04-24 上传 | 大小：3.98mb | 下载：0

[VHDL编程] MODELSIM

说明：2008自由电子FPGA开发板介绍MODELSIM经典教程-2008 free-electron FPGA development board, introduced the classic ModelSim Tutorial
<kerluo> 在 2025-04-24 上传 | 大小：776kb | 下载：0

[VHDL编程] digital_clk

说明：该工程的主要功能是由VHDL语言实现多功能数字电子时钟-The project s main function is to achieve by the VHDL language multifunction digital electronic clock
<问路人> 在 2025-04-24 上传 | 大小：486kb | 下载：0

[VHDL编程] song

说明：音乐，梁祝，其中应用VHDL编写的全过程梁祝。-Music, Butterfly Lovers, in which the application of VHDL to prepare the whole process of Butterfly Lovers.
<1> 在 2025-04-24 上传 | 大小：1kb | 下载：0

[VHDL编程] Verilog_VGA

说明： 一个是用Verilog的程序 还可以用 -One is to use Verilog procedures also can be used
<yang> 在 2025-04-24 上传 | 大小：204kb | 下载：0

[VHDL编程] VHDL

说明：1 8位加法器的设计 2 分频电路 3 数字秒表的设计-1 8 adder design of 2-circuit design of 3 digital stopwatch
<dai> 在 2025-04-24 上传 | 大小：556kb | 下载：0

[VHDL编程] i2cverilog

说明：采用verilogHDL编写的I2C接口及SPI接口模块，经过测试 相当不错 COPY过去可直接使用-VerilogHDL prepared using I2C interface and SPI interface module, tested pretty good the past can be directly used COPY
<zyq> 在 2025-04-24 上传 | 大小：191kb | 下载：0

[VHDL编程] VerilogDHL_clock

说明：新来匝道穿上别人写的基于vhd的数字时钟很好大家看看啊，很规范的哦。-New ramp to wear someone else wrote vhd on the digital clock very well take a look at the ah, oh, very norms.
<olive> 在 2025-04-24 上传 | 大小：2kb | 下载：0