资源列表
[VHDL编程] array_multiplier
说明:verilog code array_multiplier output [7:0] product input [3:0] wire_x input [3:0] wire_y -verilog codearray_multiplieroutput [7:0] product input [3:0] wire_x input [3:0] wire_y<沙嗲> 在 2024-11-17 上传 | 大小:2kb | 下载:0
[VHDL编程] systemc_ex
说明:systemc源码, 入门级, 超好用! systemc源码, 入门级, 超好用! 易懂-SystemC source, entry-level,超好用! SystemC source, entry-level,超好用! Understand<chenai> 在 2024-11-17 上传 | 大小:519kb | 下载:0