[VHDL编程] dds

说明：使用VHDL硬件描述语言实现了直接频率合成器的制作，并在Altera公司的CycloneII上得到实现，验证了代码的正确性。用户操作可以参照程序中的说明，请使用QuartusII6.0以上版本打开，低版本打开时会有错误提示-Using VHDL hardware descr iption language to achieve a direct frequency synthesizer production, and Altera s
<xx> 在 2024-11-17 上传 | 大小：103kb | 下载：0

[VHDL编程] electronicorgan

说明：电子琴VHDL程序包含有：顶层程序、音阶发生器程序、数控分频模块程序和自动演奏模块程序-VHDL flower contains are: top-level procedures, scale generator procedures, numerical control frequency module procedures and module procedures performed automatically
<苏芬> 在 2024-11-17 上传 | 大小：49kb | 下载：0

[VHDL编程] HS_UJDM

说明：硬件描述语言，产生常用基带码，以及实现结果-Hardware descr iption language, producing base-band commonly used code, and the achievement of results
<苏芬> 在 2024-11-17 上传 | 大小：44kb | 下载：0

[VHDL编程] PCM1770

说明：24位AD PCM1770的VHDL控制模块，经实践检验可用-24 AD PCM1770 the VHDL control module can be used by the practice
<david> 在 2024-11-17 上传 | 大小：1kb | 下载：0

[VHDL编程] fir5k

说明：通带为4500到5500的带通fir的VHDL程序，经实践检验可用-Passband for the 4500-5500 bandpass fir of VHDL procedures, can be used by the practice
<david> 在 2024-11-17 上传 | 大小：1kb | 下载：0

[VHDL编程] DSP_design_based_on_FPGA

说明：用FPGA设计DSP,2007年上海FPGA高级研修班清华博士贺光辉讲义-FPGA Design with DSP, 2007 in Shanghai FPGA advanced training classes Tsinghua notes Dr. He Guanghui
<david> 在 2024-11-17 上传 | 大小：1.29mb | 下载：0

[VHDL编程] data_system_design_based_on_FPGA

说明：用FPGA設計数字系统，2007年上海FPGA研修班王巍老师讲义-Digital System Design using FPGA, FPGA Shanghai in 2007 Wang Wei, a teacher seminar handouts
<david> 在 2024-11-17 上传 | 大小：631kb | 下载：0

[VHDL编程] ubs_fifo

说明：同步写USB_SLAVE_FIFO的VHDL源代码-Synchronous write USB_SLAVE_FIFO the VHDL source code
<pacemaker> 在 2024-11-17 上传 | 大小：1kb | 下载：0

[VHDL编程] quartus2

说明：主要是关于FPGA的开发软件QUARTUSII的学习文档和一些常用操作方法工具等-Mainly on the development of FPGA software QUARTUSII study documents and method of operation of some commonly used tools, etc.
<张三> 在 2024-11-17 上传 | 大小：2.95mb | 下载：0

[VHDL编程] FPGA27examples

说明：FPGA有价值的27例，通过学习这些例子可以快速掌握FPGA设计流程-27 cases of valuable FPGA, through the study of these examples can quickly grasp the FPGA design flow
<黄开> 在 2024-11-17 上传 | 大小：1.22mb | 下载：0

[VHDL编程] MyState

说明：这份是实验课上的教师和学生用的实例。关于用matlab simulink仿真状态机并生成vhdl代码的详细内容-The experimental class teachers and students to use examples. Matlab simulink simulation on the use of state machine and generates VHDL code details
<张三> 在 2024-11-17 上传 | 大小：946kb | 下载：0

[VHDL编程] ug_dsp_builder

说明：本文是Altera公司编写的dspbuilder的设计方法，但是是英文原版的-This article is prepared by Altera Corporation dspbuilder design method, but it is the original English edition of
<张三> 在 2024-11-17 上传 | 大小：6.13mb | 下载：0