[VHDL编程] vhdl

说明：
<hehe520> 在 2024-11-17 上传 | 大小：4kb | 下载：0

[VHDL编程] SPI-Collect

说明：一个spi串口 希望大家能用上 -Spi serial a hope that we can use on
<hehe520> 在 2024-11-17 上传 | 大小：1.27mb | 下载：0

[VHDL编程] miaobiao

说明：基于VHDL环境下的秒表设计源代码 很好用的-Environment based on VHDL design source code stopwatch good use
<Jim> 在 2024-11-17 上传 | 大小：1kb | 下载：0

[VHDL编程] VerilogHDL

说明：用于FPGA和CPLD编译的VerilogHDL书-For FPGA and CPLD book compiled VerilogHDL
<*飞> 在 2024-11-17 上传 | 大小：3.98mb | 下载：0

[VHDL编程] alaw

说明：使用VHDL实现通信脉冲编码调制（PCM）中的a律转换，并实现串并、并串转换。-Use VHDL to achieve communication pulse code modulation (PCM) of a law conversion, and to achieve and string, and string conversion.
<wl> 在 2024-11-17 上传 | 大小：5kb | 下载：0

[VHDL编程] ulaw

说明：使用VHDL语言，实现通信脉冲编码调制（PCM）的u律压缩。-Using VHDL language, the realization of communication pulse code modulation (PCM) of u law compression.
<wl> 在 2024-11-17 上传 | 大小：5kb | 下载：0

[VHDL编程] SD_Host_Model_513_02

说明：可做SD的simulation model-SD can do the simulation model
<Arthur> 在 2024-11-17 上传 | 大小：3.65mb | 下载：0

[VHDL编程] xapp529_6_1

说明：一些有用的IP核，本人也是刚涉及FPGA到开发，特别希望前辈们能够共享一些关于图像处理方面的IP核-Some useful IP core, and I was just involved in FPGA to development, particularly the older generation to share some information about aspects of image processing IP core
<erke> 在 2024-11-17 上传 | 大小：98kb | 下载：0

[VHDL编程] xapp529_6_2

说明：一些有用的IP核，本人也是刚涉及FPGA到开发，特别希望前辈们能够共享一些关于图像处理方面的IP核-Some useful IP core, and I was just involved in FPGA to development, particularly the older generation to share some information about aspects of image processing IP core
<erke> 在 2024-11-17 上传 | 大小：189kb | 下载：0

[VHDL编程] c2812rtdxtest_c2000_rtw

说明：由MATLAB生成的RTDX的源代码，由模型搭建，然后自动生成DSP的源代码-RTDX generated by MATLAB source code, set up by the model, and then automatically generate DSP source code
<sun> 在 2024-11-17 上传 | 大小：93kb | 下载：0

[VHDL编程] arbiter

说明：一个用verilog编写的总线仲裁程序。多个设备共享总线，不同设备的优先级是变化的，保证每个设备都有公平的使用总线的机会。-Verilog prepared a bus with arbitration proceedings. Multiple devices share the bus, the priority of different devices is changing to ensure that each device
<bao rui> 在 2024-11-17 上传 | 大小：3kb | 下载：0

[VHDL编程] multiply2

说明：18bit的booth乘法器 采用booth2编码 Wallace压缩树 以及超前进位结合进位选择的36bit高性能加法器-18bit multipliers used booth2 the booth encoding and Wallace tree compression-ahead into the location choice of high-performance 36bit adder
<alex> 在 2024-11-17 上传 | 大小：5kb | 下载：0