[VHDL编程] fpgaexperience

说明：很不错的FPGA设计学习资料。非常值得看一看哦。-FPGA design is very good learning materials. Oh well worth a look.
<刘峰> 在 2024-11-18 上传 | 大小：944kb | 下载：0

[VHDL编程] Verilog

说明：verilog硬件语义的介绍，里面囊括了几乎所有verilog的相关硬件的语义。-Verilog hardware semantics introduced, which include almost all the relevant hardware Verilog semantics.
<刘峰> 在 2024-11-18 上传 | 大小：456kb | 下载：0

[VHDL编程] chuzuchejijiaqi

说明：该出租车计价器可实现里程计费，设计者完成出租车计价器的硬件和软件设计。-It can be realized Taximeter metered, designers Taximeter complete hardware and software design.
<海饼干> 在 2024-11-18 上传 | 大小：499kb | 下载：0

[VHDL编程] DE2_TV

说明：基于DE2 development board的工程用来显示N制的电视信号。-DE2 development board based on the engineering system used to display television signals N.
<qdz> 在 2024-11-18 上传 | 大小：136kb | 下载：0

[VHDL编程] TINY3

说明：verilog 编写的tiny cpu 代码，可实现简单的指令和计算-Verilog prepared tiny cpu code, can be simple instructions and the calculation
<songbo> 在 2024-11-18 上传 | 大小：1.58mb | 下载：0

[VHDL编程] jtd

说明：交通灯控制程序.实现十字路口的交通灯控制.使用vhdl编写,使用方便.-Traffic lights control procedures. The realization of the traffic signal controlled crossroads. The use of VHDL to prepare and easy to use.
<good> 在 2024-11-18 上传 | 大小：701kb | 下载：0

[VHDL编程] clocksystem

说明：本文件是针对了解闹钟控制系统而写的一个VHDL源代码。-This document is aimed at understanding clock control system and write a VHDL source code.
<Mace> 在 2024-11-18 上传 | 大小：4.5mb | 下载：0

[VHDL编程] dividend4

说明：本设计是一个八位被除数除以四位除数，得到不超过四位的商的整数除法器。被除数、除数、商和余数都是无符号整数。-The design is an eight dividend divided by the divisor of four, to be not more than 4 business integer divider. Dividend, divisor, and remainder are unsigned integers
<howardmu123> 在 2024-11-18 上传 | 大小：474kb | 下载：0

[VHDL编程] I2C_IP_core

说明：I2C IP CORE 及开发文档, 网上搜集-I2C IP CORE and the development of documentation, on-line collection of
<大熊猫> 在 2024-11-18 上传 | 大小：442kb | 下载：0

[VHDL编程] travel

说明：自己做的vhdl课程设计，交通灯：实现主干道倒计时，分别为30,20,5秒，分情况：当主干道有车时，红黄绿交替，当只一个道路上有车时，那个道的交通灯变绿色，利用max+plus2做成，使用flex8000,epf8282alc84_4只用加一个38译码器模块即可，使用别的板子也可以运行-VHDL to do their own curriculum design, traffic lights: the realization of t
<安治州> 在 2024-11-18 上传 | 大小：517kb | 下载：0

[VHDL编程] Alog

说明：用于实现超声回波数据的对数压缩处理,用ALTERA QUARTUSII5.1以上版本软件可以打开-For the realization of ultrasonic echo data on the number of compression, using ALTERA QUARTUSII5.1 above software can open
<项四平> 在 2024-11-18 上传 | 大小：630kb | 下载：0

[VHDL编程] VHDL-ROM4

说明：基于ROM的正弦波发生器的设计：1.正弦发生器由波形数据存储模块（ROM），波形发生器控制模块及锁存模块组成 2.波形数据存储模块（ROM）定制数据宽度为8，地址宽度为6，可存储 64点正弦波形数据，用MATLAB求出波形数据。 3.将50MHz作为输入时钟。 -ROM-based design of the sine wave generator: 1. Sinusoidal waveform generator by t
<宫逢源> 在 2024-11-18 上传 | 大小：96kb | 下载：0