资源列表

« 1 2 ... .02 .03 .04 .05 .06 3807.08 .09 .10 .11 .12 ... 4311 »

[VHDL编程DCT2IDCT2

说明:CT2 IDCT2 变换C代码。经调试成功,适用于altera,有结果。-CT2 IDCT2 transform C code. After successful testing for altera, bear fruit.
<金夕> 在 2024-11-18 上传 | 大小:1.12mb | 下载:0

[VHDL编程cordiccos

说明:改进的cordic算法的迭代cos结构,适用于altera。-Improved Iterative CORDIC algorithm cos structure, applicable to altera.
<金夕> 在 2024-11-18 上传 | 大小:8kb | 下载:0

[VHDL编程multiply

说明:由verilog编写的乘法器,通过两个文件的调用实现。由于子模块的调用使得程序简化了许多。-Prepared by the Verilog multiplier, through the realization of the two documents call. As the sub-modules to simplify the procedure call makes a lot.
<金夕> 在 2024-11-18 上传 | 大小:3kb | 下载:0

[VHDL编程fir_parall

说明:基于verilog的fir滤波器设计,用的并行结构。在前面基础上加入四级流水(加法器,并行乘法器,乘法结果相加两级),通过验证。-Verilog-based design of fir filter using the parallel architecture. In front of the basis of adding four water (adder, parallel multiplier, multiply the re
<张堃> 在 2024-11-18 上传 | 大小:3kb | 下载:0

[VHDL编程cpu

说明:cpu的vhdl设计实现加法减法乘法运算-cpu VHDL Design and Implementation of multiplication addition subtraction
<郭红> 在 2024-11-18 上传 | 大小:1.92mb | 下载:0

[VHDL编程poc1

说明:poc的VHDL详细设计 实现握手信号的交互 -poc of VHDL handshake signal to achieve the detailed design of interactive
<郭红> 在 2024-11-18 上传 | 大小:114kb | 下载:0

[VHDL编程polar2rect_VHDL

说明:是codic算法实现atan的virilog程序,模块结构如下:Core Structure: sc_corproc.vhd->p2r_cordic.vhd->p2r_cordicpipe.vhd-Atan is the codic algorithm virilog procedures, module is structured as follows: Core Structure: sc_corproc.vhd->
<张堃> 在 2024-11-18 上传 | 大小:3kb | 下载:0

[VHDL编程vhdl

说明:基于VHDL的POC编写与实现 实现三次握手-VHDL-based preparation and implementation of the POC to achieve three-way handshake
<郭红> 在 2024-11-18 上传 | 大小:293kb | 下载:0

[VHDL编程tAtan2Cordic

说明:是codic算法实现atan的C程序,包括定点和浮点程序,已经通过验证。-Atan is codic algorithm of C procedures, including fixed-point and floating-point procedures, has been validated.
<张堃> 在 2024-11-18 上传 | 大小:3kb | 下载:0

[VHDL编程tSinCordic

说明:是codic算法实现Sin的浮点C程序,包括定点和浮点程序,已经通过验证.-Sin is codic floating-point algorithm C procedures, including fixed-point and floating-point procedures, has been validated.
<张堃> 在 2024-11-18 上传 | 大小:5kb | 下载:0

[VHDL编程butterworth_iir_verilog

说明:基于butterworth的iir滤波器的verilog代码,已经通过测试。-err
<张堃> 在 2024-11-18 上传 | 大小:10kb | 下载:1

[VHDL编程xapp336_8b10b

说明:8b10b reference design
<凌峰> 在 2024-11-18 上传 | 大小:74kb | 下载:0
« 1 2 ... .02 .03 .04 .05 .06 3807.08 .09 .10 .11 .12 ... 4311 »

源码中国 www.ymcn.org