[VHDL编程] fir

说明：用状态机编写的FIR，verilog代码，已经经过仿真-With the state machine written in FIR, verilog code, and has passed through simulation
<于水洋> 在 2025-02-02 上传 | 大小：1kb | 下载：0

[VHDL编程] fir2

说明：用memory编写的FIR，比较适合入门学习，已经过仿真，-Prepared with the memory of FIR, more suitable for entry-learning, has been simulation,
<于水洋> 在 2025-02-02 上传 | 大小：1kb | 下载：0

[VHDL编程] hdlc_1

说明：高级链路控制的HDLC发送，写的还行，需要使用93版本的VHDL格式-Advanced Link Control HDLC to send, write that still need to use the 93 version of the VHDL format
<宋珂> 在 2025-02-02 上传 | 大小：3kb | 下载：0

[VHDL编程] fir_memory

说明：用memory编写的verilog代码，可用于工程应用，已经过仿真-Verilog code written with the memory can be used for engineering applications, has been simulation
<于水洋> 在 2025-02-02 上传 | 大小：1kb | 下载：0

[VHDL编程] LAOWAI

说明：一个老外写的HDLC协议，包括说明文件，很有参考价值-Written by a foreigner HDLC protocols, including documentation, of great reference value
<宋珂> 在 2025-02-02 上传 | 大小：213kb | 下载：0

[VHDL编程] cf_fft

说明：傅里叶变换器，用于数字信号处理的verilog代码-Fourier converters for digital signal processing verilog code
<于水洋> 在 2025-02-02 上传 | 大小：26kb | 下载：0

[VHDL编程] ALU_ZMR

说明：简单的ALU运算模块，可实现加法减法移位等运算-A simple ALU operation modules, enabling operations such as addition subtraction shift
<于水洋> 在 2025-02-02 上传 | 大小：1kb | 下载：0

[VHDL编程] cpu

说明：verilog编写的简单的CPU，用于参考，已经过仿真-verilog prepared by a simple CPU, for reference, has been simulation
<于水洋> 在 2025-02-02 上传 | 大小：4kb | 下载：0

[VHDL编程] qiangdaqi1

说明：这是一个数电的4选手抢答器的设计报告 内容详细具体 请查收-This one of the few -- six players Responder Design Report details specific Check-This is one of four players to answer in a few electrical device designed to report detailed and specific pl
<不点> 在 2025-02-02 上传 | 大小：1kb | 下载：0

[VHDL编程] counter

说明：计算频率程序 ，VHDL代码Quters软件编写，-VHDL Quters
<aboutnow> 在 2025-02-02 上传 | 大小：561kb | 下载：0

[VHDL编程] Automachine_project

说明：verilog 语言写的自动售货机程序，系IC课程设计代码，QUARTUS -verilog language written in a vending machine program, the Department of IC curriculum design code, QUARTUS II
<Zeng jinqiang> 在 2025-02-02 上传 | 大小：409kb | 下载：0

[VHDL编程] seven_lcd

说明：七段数码管显示的时钟程序VHDL代码 ISE编译环境-SEVEN seg VHDL ISE CLOCK
<gaoshang> 在 2025-02-02 上传 | 大小：580kb | 下载：0