[VHDL编程] decoder

说明：指令译码器的设计vhdl语言或者verilog HDL语言对单片机程序的处理-Instruction decoder design vhdl language or verilog HDL language processing microcomputer programs
<wvqyd> 在 2025-02-01 上传 | 大小：1kb | 下载：0

[VHDL编程] corna

说明：用vhdl语言实现在单片机上的加法操作，时序排列以及自动跑马功能-Using vhdl language implementation in the SCM on the addition operation, timing, and automatic Happy function arranged
<倪庆> 在 2025-02-01 上传 | 大小：1kb | 下载：0

[VHDL编程] vsz

说明：这是一段数字钟的VHDL程序，简单易行。具有闹钟功能 ，适用于初学者。-This is a digital clock in VHDL process, simple and easy. With the alarm clock function, for beginners.
<星光> 在 2025-02-01 上传 | 大小：56kb | 下载：0

[VHDL编程] jiaotongdeng

说明：交通灯的VHDL程序，实现在十字路口的交通灯的控制。简单易懂，硬件能够实现。-VHDL procedures for traffic lights to achieve at the crossroads of traffic lights control. Easy to understand, the hardware can be achieved.
<星光wj> 在 2025-02-01 上传 | 大小：59kb | 下载：0

[VHDL编程] beta1_1

说明：自已写的幅频转换vhdl代码，ad用的是tl549DA用的是5620。1602显示-To write their own amplitude-frequency converter vhdl code, ad using a tl549DA using a 5620.1602 Show
<jemofh> 在 2025-02-01 上传 | 大小：2.74mb | 下载：0

[VHDL编程] onePWM

说明：发个智能车的舵机控制的例子。代码实现的功能是使小车自动左右拐弯-Made a smart car steering gear control example. Code to achieve the function is to enable automatic car turning around
<jemofh> 在 2025-02-01 上传 | 大小：816kb | 下载：0

[VHDL编程] My_Clock

说明：发个我的第一个VHDL代码，秒表。可暂停继续.清0。-My first one made a VHDL code, and a stopwatch. Continue to be suspended. Qing 0.
<jemofh> 在 2025-02-01 上传 | 大小：572kb | 下载：0

[VHDL编程] Quartus

说明：仿真软件开发应用，法家来试试，学学，不错-QUARTUS
<何言明> 在 2025-02-01 上传 | 大小：2.73mb | 下载：0

[VHDL编程] YINYUEBOFANGQI

说明：本程序是一个基于VHDL的音乐播放器学习资料，适合初学者学习-YINYUE BO FANG QI
<何言明> 在 2025-02-01 上传 | 大小：4mb | 下载：0

[VHDL编程] lcd_disp

说明：lcd字符显示，已经在Spartan3e板子上验证通过了，初学者可以下来-lcd character display, has been verified by Spartan3e on board, and beginners can take a look down
<王宇> 在 2025-02-01 上传 | 大小：46.13mb | 下载：0

[VHDL编程] led_water

说明：非常适合初学者学习,FPGA的开发程序，大家可以参考参考-It is very important
<孟子> 在 2025-02-01 上传 | 大小：247kb | 下载：0

[VHDL编程] HW3_P1

说明：Clock Controller There are often situations where one wishes to pass a predetermined number of clock pulses and then stop. The purpose of this problem is to design a controller in VHDL to gate a preset number of pulses
<chris> 在 2025-02-01 上传 | 大小：176kb | 下载：0