资源列表

« 1 2 ... .08 .09 .10 .11 .12 3313.14 .15 .16 .17 .18 ... 4311 »

[VHDL编程EDA

说明:这是EDA的课件 里面说的是VHDL介绍的很详细 适合初学者-This is the EDA' s courseware inside say is described in great detail VHDL suitable for beginners
<huguangzhou> 在 2025-02-01 上传 | 大小:15.4mb | 下载:0

[VHDL编程verilog-counter

说明:利用Verilog实现的数字钟和汽车尾灯,有闹钟,报时,置数等多种功能-Verilog
<xzd> 在 2025-02-01 上传 | 大小:2kb | 下载:0

[VHDL编程wsjscsq

说明:VHDL程序设计的应用举例:伪随机数产生器-VHDL Programming Application examples: pseudo-random number generator
<古月> 在 2025-02-01 上传 | 大小:7kb | 下载:0

[VHDL编程89

说明:VHDL程序设计应用举例:89进制数字电源-VHDL programming and application example: 89 binary digital power supply
<古月> 在 2025-02-01 上传 | 大小:6kb | 下载:0

[VHDL编程fm

说明:VHDL设计全数字FM接收机 资料大小:650KB 运行环境:Windows -VHDL design of all-digital FM receiver Data Size: 650KB operating environment: Windows
<古月> 在 2025-02-01 上传 | 大小:650kb | 下载:0

[VHDL编程zl

说明:VHDL程序设计应用举例:直流电机控制器-VHDL programming and application examples: DC Motor Controller
<古月> 在 2025-02-01 上传 | 大小:6kb | 下载:0

[VHDL编程FpgaConfig_CS_20090508

说明:自己写的一个使用单片机配置FPGA的上位机C#代码,使用串口通讯。-Wrote it myself, using a microcontroller to configure FPGA-Host Computer C# code, the use of serial communication.
<胡小平> 在 2025-02-01 上传 | 大小:2.92mb | 下载:0

[VHDL编程fpgaConfig_V1_2_SFLASH_20090507a

说明:自己写的一个使用单片机配置FPGA的下位机C代码,使用一个C8051F330,外置SPI FLASH,通过串口可将程序写入FLASH,上电时自动加载到FPGA完成配置。-Wrote it myself, using a microcontroller to configure FPGA code for the next bit plane C, using a C8051F330, external SPI FLASH, the pr
<胡小平> 在 2025-02-01 上传 | 大小:2.28mb | 下载:0

[VHDL编程clock

说明:采用Verilog HDL语言编写的多功能数字钟,包括四个功能:时间显示与设置、秒表、闹钟、日期显示与设置.-Using Verilog HDL language multi-functional digital clock, including the four functions: time display and settings, stopwatch, alarm clock, date display and settings
<陈涵> 在 2025-02-01 上传 | 大小:2.96mb | 下载:0

[VHDL编程verilogclk

说明:Verilog HDL语言编写的多功能数字钟.-Verilog HDL language multi-function digital clock.
<陈涵> 在 2025-02-01 上传 | 大小:248kb | 下载:0

[VHDL编程uart_receive

说明:串口接收数据44个8bit数据,并且将4个8bit数拼接成32bit数,存进ram中, 可以通过 in system memory editro 查看-Serial port receive data 44 8bit data, and will be spliced into four 8bit number of 32bit number, deposit into the ram in, you can see in syst
<zyfei> 在 2025-02-01 上传 | 大小:11kb | 下载:0

[VHDL编程quicklogicuart

说明:Uart vhdl design FSM
<like> 在 2025-02-01 上传 | 大小:209kb | 下载:0
« 1 2 ... .08 .09 .10 .11 .12 3313.14 .15 .16 .17 .18 ... 4311 »

源码中国 www.ymcn.org