[VHDL编程] yyy

说明：能检测11100101的序列，时钟信号控制输入的序列。-11,100,101 sequence can detect the clock signal control input sequences.
<叶晓春> 在 2025-02-02 上传 | 大小：186kb | 下载：0

[VHDL编程] music_1

说明：能通过eda实验箱上按键开关实现发出do，re，me等七个中低高音。-Experimental boxes through eda button switches to achieve given do, re, me and other 7 in the low treble.
<叶晓春> 在 2025-02-02 上传 | 大小：187kb | 下载：0

[VHDL编程] verilog_instance

说明：20多个十分实用的verilog例子，如状态机，除法器等-More than 20 very practical verilog examples, such as state machines, divider, etc.
<angelammo> 在 2025-02-02 上传 | 大小：91kb | 下载：0

[VHDL编程] floating_multi

说明：Floating point multiplier
<Alam> 在 2025-02-02 上传 | 大小：1.7mb | 下载：0

[VHDL编程] floatAdd_sub16

说明：single precision floating point adderr/sub
<jayanth> 在 2025-02-02 上传 | 大小：230kb | 下载：0

[VHDL编程] uart

说明：uart - veiloghdl rx, tx, baudrate-uart- veiloghdl rx, tx, baudrate
<xinha> 在 2025-02-02 上传 | 大小：5kb | 下载：0

[VHDL编程] SPI

说明：spi经典IP核, spi经典IP核.-spi classical IP core, spi classical IP core, spi classical IP core.
<zhangkaibo> 在 2025-02-02 上传 | 大小：48kb | 下载：0

[VHDL编程] paobiao

说明：数字跑表，VHDL语言描述，已经过实验,包含有分频计、计数器，显示译码器-It has been tested,and it is described by VHDL.
<高建双> 在 2025-02-02 上传 | 大小：842kb | 下载：1

[VHDL编程] vector_to_int

说明：将STD_LOGIC_VECTOR转换为int型-Will be converted to int type STD_LOGIC_VECTOR
<龚成> 在 2025-02-02 上传 | 大小：108kb | 下载：0

[VHDL编程] FFT

说明：fft implementation in fpga using vhdl xilinx
<prabin> 在 2025-02-02 上传 | 大小：874kb | 下载：0

[VHDL编程] booth

说明：booth algorithm for multiplication
<prabin> 在 2025-02-02 上传 | 大小：944kb | 下载：0

[VHDL编程] sccb

说明：Omnivision SCCB interface verilog model
<Chris> 在 2025-02-02 上传 | 大小：1kb | 下载：0