[VHDL编程] color_conv

说明：BT656,YCBCR数据格式转换成VGA(888)数据算法，-BT656, YCBCR data format converted into VGA (888) data algorithm,
<朱红梅> 在 2025-02-02 上传 | 大小：1kb | 下载：0

[VHDL编程] i2c_master

说明：I2C控制器，应用于各种I2C主从设备间的通讯-I2C controller, applied to a variety of I2C communication between master and slave devices
<朱红梅> 在 2025-02-02 上传 | 大小：5kb | 下载：0

[VHDL编程] ks_tree

说明：树形加法器 非常实用 进过测试可以达到很高的频率 可直接应用于乘法器电路-ks_tree
<李文民> 在 2025-02-02 上传 | 大小：4.35mb | 下载：0

[VHDL编程] Quartus

说明：用vhdl编写的信号发生器源程序，可以产生正弦波，也可以根据需要产生其他波形-Prepared using vhdl source signal generator can produce sine wave, you can also produce other waveforms as needed
<LFwen> 在 2025-02-02 上传 | 大小：367kb | 下载：0

[VHDL编程] CU

说明：mips指令控制器。fpga上板验证实现。为cpu课设重要模块-mips instruction controller.
<dukenunee> 在 2025-02-02 上传 | 大小：6kb | 下载：0

[VHDL编程] cic

说明：在MATLAB2007A/SIMULINK环境下用DSP BUILDER8.0实现了五级CIC，解决了溢出问题。生成了可用的VHDL文件。- DSP BUILDER8.0 A 5 stages CIC filer is realized in MATLAB2007A/SIMULINK by using DSP Builder 8.0.The overflow problem is resulved.Useful VHDL files a
<hcq> 在 2025-02-02 上传 | 大小：1.47mb | 下载：0

[VHDL编程] weixingjisuanjijishu

说明：微型计算机技术及描述里面介绍了D/A,A/D转换和有关计算机控制方法-computer
<zhou> 在 2025-02-02 上传 | 大小：517kb | 下载：0

[VHDL编程] clock

说明：用VHDL写的带有小时，分钟，秒的电子钟，已在FPGA开发板上调试运行过，显示very well!-Written in VHDL, with the hours, minutes, seconds, the electronic clock has been running in the FPGA development board debugger before, show very well!
<赵静> 在 2025-02-02 上传 | 大小：1kb | 下载：0

[VHDL编程] MUSIC

说明：16*16点阵循环显示8个汉字，有背景MIDI音乐输出，有一个键盘控制音乐的选择，还附带乐曲弹奏功能。有比较详细的注解。-16* 16 dot matrix display cycle of 8 Chinese characters, with background MIDI music output, there is a keyboard to control the choice of music, but also with m
<叶华> 在 2025-02-02 上传 | 大小：1.43mb | 下载：0

[VHDL编程] counter10

说明：这是一个十进制的计数器哦，是用vhdl语言开发出来的 是一个不错的十进制计数器-This is a decimal counter Oh, is vhdl language developed is a good decimal counter
<朱迁虎> 在 2025-02-02 上传 | 大小：28kb | 下载：0

[VHDL编程] reg4b

说明：这是一个4位的锁存器 一般适用于4位十进制计数器上-This is a 4-bit latch generally apply to 4-bit decimal counter
<朱迁虎> 在 2025-02-02 上传 | 大小：18kb | 下载：0

[VHDL编程] r2000project_pipeline

说明：verilog mips pipelie perpect
<leedonghyun> 在 2025-02-02 上传 | 大小：110kb | 下载：1