[VHDL编程] frequency

说明：在CPLD和FPGA上采用VHDL语言进行分频器设计，供设计者参考-digital frequency divider design with VHDL
<zhangct> 在 2025-02-03 上传 | 大小：315kb | 下载：0

[VHDL编程] Async-fifo

说明：Asynchronous Fifo tested and aproved.
<Ruan> 在 2025-02-03 上传 | 大小：2kb | 下载：0

[VHDL编程] VHDLexamples

说明：VHDL的27个设计实例 很实用的例子。对初学者有很大帮助-VHDL
<kdong> 在 2025-02-03 上传 | 大小：1.22mb | 下载：0

[VHDL编程] System_Verilog_training

说明：montor的system verilog培训教程-system verilog training material from mentor
<huangluyang> 在 2025-02-03 上传 | 大小：2.72mb | 下载：0

[VHDL编程] multiplier-accumulator(vhdl)

说明：用VHDL语言描述和实现乘法累加器设计,4位的被乘数X和4位的乘数Y输入后，暂存在寄存器4位的寄存器A和B中，寄存器A和B的输出首先相乘，得到8位乘积，该乘积再与8位寄存器C的输出相加，相加结果保存在寄存器C中。寄存器C的输出也是系统输出Z。(原创，里面有乘法部分和累加部分可以单独提出来，很好用) -With the VHDL language to describe the design and realization of mu
<jlz> 在 2025-02-03 上传 | 大小：945kb | 下载：0

[VHDL编程] wishbone_m4_s8

说明：wishbone 骨幹部份 RTL 源碼, 以verilog 寫成, 自創. 支源 4 master 及 8 slave-wishbone core, write by verilog, support 4 master and 8 slaver. language: verilog.
<mis_hey> 在 2025-02-03 上传 | 大小：3kb | 下载：0

[VHDL编程] vprimer

说明：硬件語言VERILOG介紹及範例. 適合初學者.-Verilog language Introduction and Examples.
<mis_hey> 在 2025-02-03 上传 | 大小：241kb | 下载：0

[VHDL编程] Verilog-r2

说明：VLSI之硬體語言設計 --使用verilog 中文版.-VLSI hardware language design- Use Verilog.
<mis_hey> 在 2025-02-03 上传 | 大小：392kb | 下载：0

[VHDL编程] HDL_design_stile

说明：HDL编码风格与编码指南. 包括: 1.命名规则 2.编码指导-HDL coding style and coding guidelines. Include: 1. Naming rules 2. Coding guide
<mis_hey> 在 2025-02-03 上传 | 大小：62kb | 下载：0

[VHDL编程] CMU_verilog

说明：歐美某大學之verilog 語言介紹,包括設計方法與結構.-CMU introduced the verilog language, including design methods and structures.
<mis_hey> 在 2025-02-03 上传 | 大小：229kb | 下载：0

[VHDL编程] IIC

说明：fpga实现的IIC通信的例程，注释很详细-fpga implementation of serial communication routines, comments in great detail
<郭富民> 在 2025-02-03 上传 | 大小：354kb | 下载：0

[VHDL编程] 16bit_mult

说明：16位的无符号数乘法器，自己写的，经得起验证，注释很详细-16-bit unsigned multiplier, its own written
<郭富民> 在 2025-02-03 上传 | 大小：316kb | 下载：0