[VHDL编程] Encode-and-Decode

说明：encode and decode program with MD5..
<featrick> 在 2024-12-23 上传 | 大小：52kb | 下载：0

[VHDL编程] Altera-SOPCIPcore

说明：sopc 开发，用户自定义指令，教你学习sopc，绝对有用！！(SOPC development, user custom instruction, teach you to learn SOPC, absolutely useful!!)
<岳天宇> 在 2024-12-23 上传 | 大小：6.2mb | 下载：0

[VHDL编程] irqflags

说明：CPU interrupt mask handling.
<czpiugd> 在 2024-12-23 上传 | 大小：1kb | 下载：0

[VHDL编程] fir-filter-design-with-VHDL.doc

说明：用VHDL设计一个18阶fir低通滤波器文档(VHDL design with a fir-order low-pass filter 18 documents)
<sherry wang> 在 2024-12-23 上传 | 大小：5kb | 下载：0

[VHDL编程] corgi_lcd

说明：S3C24XX CPU Frequency scaling - debugfs status support.
<ponkmin> 在 2024-12-23 上传 | 大小：6kb | 下载：0

[VHDL编程] led1

说明：基于FPGA（Verilog HDL）LED灯实验(Leds flashing.)
<Whiteside> 在 2024-12-23 上传 | 大小：313kb | 下载：0

[VHDL编程] xilinx_PCIeLogiCore

说明：基于xilinx fpga的PCIE逻辑IP核(thisis a xilinx_PCIeLogiCore)
<laughing110> 在 2024-12-23 上传 | 大小：4.31mb | 下载：0

[VHDL编程] TestJitter

说明：Jitter Test Program Jitter Test
<mehack> 在 2024-12-23 上传 | 大小：31kb | 下载：0

[VHDL编程] uart_v1.1

说明：Quartus下开发Verilog编写的串口程序，主要包含串并互转模块等，通过RTL和时序仿真(Quartus under the environment of a serial procedures written in Verilog, contains the Conversion module and so on RTL and timing simulation has passed)
<王远震> 在 2024-12-23 上传 | 大小：4.19mb | 下载：0

[VHDL编程] HDLC

说明：Quartus下的HDLC编解码的开发，包含说明文档和设计报告，通过RTL和时序仿真(Quartus HDLC codec under development include design documentation and reports, by RTL and timing simulation )
<王远震> 在 2024-12-23 上传 | 大小：6.57mb | 下载：0

[VHDL编程] entity-fp-is

说明：简易计算器4*4矩阵键盘输入,多个数值vhdl代码(Simple calculator 4* 4 matrix keyboard input, multiple values vhdl codes)
<刘飞> 在 2024-12-23 上传 | 大小：12kb | 下载：0

[VHDL编程] FILES

说明：patterns programs in the language c
<pace> 在 2024-12-23 上传 | 大小：1kb | 下载：0