[VHDL编程] 基于VHDL实现单精度浮点数的加-减法运算

说明：vhdl 加法器和减法器 希望对VHDL的同学有参考作用(VHDL adder and function as relative reference)
<angryzookey> 在 2024-12-23 上传 | 大小：654kb | 下载：0

[VHDL编程] frenq2

说明：数字硬件频率计 带有频率测量和占空比测量功能(Digital hardware frequency meter Frequency measurement and duty ratio measurement function)
<NarcissusYe> 在 2024-12-23 上传 | 大小：551kb | 下载：0

[VHDL编程] puvm.tar

说明：UVM实战随书源代码；方便学习使用；包含了ＣＨ０～ＣＨ８的所有源代码；可以直接编译通过；(UVM actual combat with book source code; easy to learn and use; contains all source codes from CH0 to CH8; it can be directly compiled and passed;)
<芯上人> 在 2024-12-23 上传 | 大小：275kb | 下载：1

[VHDL编程] Verilog的135个经典设计实例

说明：Verilog的135个经典设计实例，部分摘录如下：【例 9.23】可变模加法/减法计数器【例 11.7】自动售饮料机【例 11.6】“梁祝”乐曲演奏电路【例 11.5】交通灯控制器【例 11.2】4 位数字频率计控制模块【例 11.1】数字跑表【例 9.26】256×16 RAM 块【例 9.27】4 位串并转换器【例 11.8】多功能数字钟【例 11.9】电话计费器程序【例 12.13】CRC 编码【例 12.12】（7，4）循环码
<三棵树机务段> 在 2024-12-23 上传 | 大小：164kb | 下载：0

[VHDL编程] demodulation

说明：基于verilog HDL的BPSK解调的FPGA实现，仿真结果验证良好。IDE为vivado 2014( U57FA u4E8Everilog HDL u7684BPSK u89E3 u8C03 u7684FPGA u5B9E u73B0 uFF0C u4EFF u771F u7ED3 u679C u9A8C u8BC1 u826F u597D u3002IDE u4E3Avivado 2014)
<涛2017777> 在 2024-12-23 上传 | 大小：128kb | 下载：0

[VHDL编程] cordic

说明：基于verilog HDL的cordic算法FPGA实现。省去繁琐的乘法开方计算。IDE为vivado 2014( U57FA u4E8Everilog HDL u7684cordic u7B97 u6CD5FPGA u5B9E u73B0 u3002 u7B1 u53BB u7E1 u7410 u7684 u4E58 u6CD5 u5F00 u65B9 u8BA1 u7B97 u300BIDE
<涛2017777> 在 2024-12-23 上传 | 大小：95kb | 下载：0

[VHDL编程] eetop.cn_ISCAS89(verilog)

说明：ISCAS89测试基准电路，verilog编写，可用于测试向量的生成(iscas89 benchmark, written in verilog language, can be used to generate test pattern)
<昵称110> 在 2024-12-23 上传 | 大小：1010kb | 下载：0

[VHDL编程] VGA_Display(FPGA)

说明：在FPGA开发平台上，通过按键控制一个弹球小游戏。输出VGA显示信号输送到显示器上显示(On the FPGA development platform button control of a pinball game. VGA output signal is supplied to the display displayed on the display)
<Caste> 在 2024-12-23 上传 | 大小：3.79mb | 下载：0

[VHDL编程] sobel

说明：由Verilog编写在FPGA实现sobel算法应用于图像边缘检测，工程文件可在quartus13.1以上版本打开；工程使用到ram、fifo、pll三种ip核，design文件夹下包含ram、fifo、vga控制以及串口收发和sobel算法模块，sim和doc文件夹下分别包含modelsim的仿真模块和仿真结果；测试时将200*200分辨率的图片用matlab文件夹下的matlab脚本压缩、二值化，再将生成文件中数据用串口发给FPGA
<丶大娱乐家> 在 2024-12-23 上传 | 大小：9.75mb | 下载：0

[VHDL编程] phy802.11

说明：基于802.11物理层fpga代码开发，包括发送和接收端，可用于原型验证和后期开发参考(802.11 the physical fpga based on code development, including sending and receiving end, can be used in the prototype test and late development reference)
<MrDouDou> 在 2024-12-23 上传 | 大小：4.6mb | 下载：0

[VHDL编程] analog_and_mixed_signal_ic_design

说明：模拟与混合信号集成电路前端设计培训,内含ADC设计，verilog A, SPICE,设计方程\方法等(Analog and mixed signal ic front end design tutorial, example ADC design. including Verilog A, SPICE and design equations for AMS circuit design.)
<Alex Xiang> 在 2024-12-23 上传 | 大小：23.94mb | 下载：0

[VHDL编程] traffic

说明：FPGA编程，用Verilog语言实现交通灯功能(The FPGA programming, implement traffic lights with Verilog language function)
<龚俊> 在 2024-12-23 上传 | 大小：133kb | 下载：0