[VHDL编程] pld_bisai

说明：东南大学pld竞赛获奖代码，比较有价值，vhdl语言编写(Southeast University pld race winning codes, more valuable, vhdl language)
<li> 在 2024-12-22 上传 | 大小：1.39mb | 下载：0

[VHDL编程] DDS

说明：DDS函数信号发生器，这是我在xilinx平台上实现的，可以产生不同频率，不同函数形式的函数信号。如三角波，方波等(DDS function generator, this is my on xilinx platform, can produce the function of different frequency signals. )
<xu> 在 2024-12-22 上传 | 大小：5.85mb | 下载：0

[VHDL编程] scr

说明：八路抢答器，包括按键检测，计时，LED显示，蜂鸣器驱动。(8—way responder)
<王美玲> 在 2024-12-22 上传 | 大小：5kb | 下载：0

[VHDL编程] M_UartRecv0

说明：rs232串口基于VHDL的代码 很有用的 正确的 rs232串口基于VHDL的代码 很有用的 正确的(RS232 serial port based on VHDL code is very useful for the correct RS232 serial port based on VHDL code is very useful)
<孙悦> 在 2024-12-22 上传 | 大小：3kb | 下载：0

[VHDL编程] DA

说明：DA转换 基于FPGA 用verilog编写 基于basys2开发板(DA FPGA VERILOG BASYS2)
<+微风> 在 2024-12-22 上传 | 大小：406kb | 下载：0

[VHDL编程] cpu_me

说明：采用verilog编写的cpu,modelsim仿真均实现8条指令功能，有虚拟ram和rom(Using verilog prepared cpu, modelsim simulation functions are to achieve eight instructions, there are virtual ram and rom)
<王乐> 在 2024-12-22 上传 | 大小：67kb | 下载：0

[VHDL编程] Deep-understanding-of-FPGA--design

说明：深入理解Altera FPGA应用设计(Deep understanding of FPGA Altera application design)
<JQfcp> 在 2024-12-22 上传 | 大小：7.59mb | 下载：1

[VHDL编程] 1_2

说明：基于cyclone EP1C6Q240C8的流水灯设计样本(a sample design of light water based on cyclone EP1C6Q240C8)
<dark dragon> 在 2024-12-22 上传 | 大小：395kb | 下载：0

[VHDL编程] Uart-Verilog

说明：verilog实现串口通讯，包括verilog代码和testbench代码(verilog serial communication, including the verilog code and testbench Code)
<代工> 在 2024-12-22 上传 | 大小：773kb | 下载：0

[VHDL编程] experiment_4_uart_communication

说明：这是一个uart串口通信的代码，是基于ise运行的verilog语言，可以实现上位机和开发板的通信以及开发板显示数据并返回累加和的功能。( This is a serial code for uart communication is based on running ise verilog language, you can achieve PC and development board communications, and d
<michael lee> 在 2024-12-22 上传 | 大小：2.85mb | 下载：0

[VHDL编程] .rar

说明：encoder section in vhdl language
<manipersopkd> 在 2024-12-22 上传 | 大小：909kb | 下载：0

[VHDL编程] NEW

说明：Verilog投币式手机充电仪 清华大学数字电子技术基础课程EDA大作业。刚上电数码管全灭，按开始键后，数码管显示全为0。输入一定数额，数码管显示该数额的两倍对应的时间，按确认后开始倒计时。输入数额最多为20。若10秒没有按键，数码管全灭。(Verilog coin operated cell phone charger EDA major homework of digital electronic technology
<jameskk> 在 2024-12-22 上传 | 大小：18kb | 下载：1