[VHDL编程] 电子时钟

说明：基于DE2-115的数字时钟 1.液晶显示，数码管显示 2.整点报时 3.闹钟 4.设置时间 5.设置闹钟(Digital clock based on DE2-115 1. LCD display, digital tube display 2. whole point 3. alarm clock 4. setting time 5. set the alarm clock)
<AZ1111> 在 2025-07-19 上传 | 大小：4.69mb | 下载：1

[VHDL编程] 数码管显示

说明：在FPGA EGO1的口袋平台上实现数码管滚动显示学号的功能(Rolling on the digital tube to display the school number)
<低转的丝巾> 在 2025-07-19 上传 | 大小：615kb | 下载：1

[VHDL编程] FPGA乐曲演奏电路

说明：乐曲硬件演奏电路设计,采用verilog-VHDL语言编写，使用quartus2开发平台编译仿真(design of music hardware performance circuit(verilogVHDL))
<Dexter_> 在 2025-07-19 上传 | 大小：948kb | 下载：0

[VHDL编程] 实验九 计算机核心（CPU+RAM）的设计与实现

说明：计算机组成原理的CPU实验，基于quartus平台(CPU experiment of computer organization principle, based on quartus platform)
<丁丫头> 在 2025-07-19 上传 | 大小：3.21mb | 下载：0

[VHDL编程] mux16

说明：基于quartus的FPGA乘法器Verilog程序(FPGA multiplier program based on quartus)
<艾尼more> 在 2025-07-19 上传 | 大小：2kb | 下载：0

[VHDL编程] ad9833

说明：AD9833的FPGA驱动程序，一种编写思路，简单易懂，适合初学者。(AD9833's FPGA driver, a programming idea, easy to understand, suitable for beginners.)
<halftop> 在 2025-07-19 上传 | 大小：5.71mb | 下载：1

[VHDL编程] rs232

说明：使用VHDL语言在vivado平台上编的串口通信的完整工程，并能用EGO1开发板成功验证(The complete project of serial communication is compiled on the vivado platform using VHDL language, and it can be successfully verified with the EGO1 development board.)
<vmansus> 在 2025-07-19 上传 | 大小：681kb | 下载：0

[VHDL编程] 俄罗斯方块

说明：俄罗斯方块用vga实现 用Verilog代码实现(Tetris is implemented by VGA and implemented by Verilog code.)
<smily520> 在 2025-07-19 上传 | 大小：18.15mb | 下载：0

[VHDL编程] cpu自制入门代码AZPR_RTL

说明：CPU自制入门代码..............(CPU DIY ............)
<dastudio> 在 2025-07-19 上传 | 大小：78kb | 下载：0

[VHDL编程] DHT11

说明：verilog实现DHT11温湿度的读取(The realization of DHT11 temperature and humidity reading by Verilog)
<iseaad> 在 2025-07-19 上传 | 大小：920kb | 下载：0

[VHDL编程] sha1_latest.tar

说明：SHA1 消息摘要，一种哈希算法，非常好用(SHA message digest, a hash algorithrim, very useful)
<dailyviola> 在 2025-07-19 上传 | 大小：45kb | 下载：1

[VHDL编程] Clock

说明：本设计实现了一种基于FPGA的数字时钟设计，应用Verilog硬件描述语言进行数字电路设计，采用自顶向下的方法将电路系统逐层分解细化，设计数字时钟总体结构、各模块及相应具体电路。在Quartus II 9.0工具软件环境下编译、仿真。最后下载到FPGA实验平台进行测试。本数字时钟具有显示时间、通过按键校准时间、整点报时等功能。(This design realizes a digital clock design based on FPGA, uses the Verilog hardware
<威威谈谈> 在 2025-07-19 上传 | 大小：3.66mb | 下载：0