资源列表
[VHDL编程] white_rim_testbench
说明:QVGA显示白框的test bench程序-QVGA display white box test bench procedures<vico> 在 2024-11-08 上传 | 大小:1kb | 下载:0
[VHDL编程] Asynchronous_read_write_RAM
说明:Dual Port RAM Asynchronous Read/Write 经过modelsim仿真 -Dual Port RAM Asynchronous Read/Write through ModelSim Simulation<lianlianmao> 在 2024-11-08 上传 | 大小:1kb | 下载:0
[VHDL编程] Synchronous_read_write_RAM
说明:Synchronous read write RAM verilog。经过modelsim se仿真。-Synchronous read write RAM verilog. Through simulation modelsim se.<lianlianmao> 在 2024-11-08 上传 | 大小:1kb | 下载:0
[VHDL编程] Content_Addressable_Memory
说明:Content Addressable Memory 的verilog源代码。经过modelsim仿真。-Content Addressable Memory of Verilog source code. After ModelSim simulation.<lianlianmao> 在 2024-11-08 上传 | 大小:1kb | 下载:0
[VHDL编程] geleicounter
说明:开发环境是FPGA开发工具,格雷码计数器的VHDL程序-Development environment is the FPGA development tools, Gray code counter VHDL procedures<horse> 在 2024-11-08 上传 | 大小:1kb | 下载:0
[VHDL编程] VerilogHDL_advanced_digital_design_code_Clock_gene
说明:VerilogHDL_advanced_digital_design_code_Clock_generator VerilogHDL高级数字设计源码Clock_generator-Advanced digital design VerilogHDL_advanced_digital_design_code_Clock_generatorVerilogHDL source Clock_generator<宇飞> 在 2024-11-08 上传 | 大小:1kb | 下载:0
[VHDL编程] adc_kongzhi
说明:vhdl 语言编写的一个AC0809控制电路,构成采样单片机的例子.-VHDL as a language AC0809 control circuit, which constitute examples of single-chip sampling.<zyj> 在 2024-11-08 上传 | 大小:1kb | 下载:0
[VHDL编程] freq_divider
说明:一个简单的分频器代码,可以套用来作其他频率的分频-A simple divider code, can be applied to other frequency sub-band<刘景轩> 在 2024-11-08 上传 | 大小:1kb | 下载:0