[VHDL编程] USART

说明：基于USART的ARM与FPGA通信实验-Based on the ARM and FPGA communication experiment of USART
<萧砧> 在 2024-11-18 上传 | 大小：1.32mb | 下载：0

[VHDL编程] w5500_spi_fpga

说明：共两个文件，一个是对网络芯片W5500进行控制的master spi接口，另一个是w5500命令控制逻辑，命令格式按照w5500芯片的要求，分为地址段，控制段和数据段进行统一控制。此外提供w5500芯片初始化及读写控制流程图。-A total of two documents, one is the master SPI interface for network control chip W5500, the other is a w
<nothing> 在 2024-11-18 上传 | 大小：55kb | 下载：0

[VHDL编程] E5_1_AskMod

说明：matlab仿真2ask和4ask.可观察信号的时域波形和频谱图。-Matlab simulation 2ask and 4ask. Can observe the signal time domain waveform and spectrum.
<杨某人> 在 2024-11-18 上传 | 大小：1kb | 下载：0

[VHDL编程] ASKMod

说明：ASK调制信号的verilog VHL设计，在ise中实现了ASK信号的调制解调。-ASK modulation signal verilog VHL design, in ise to achieve the ASK signal modulation and demodulation.
<杨某人> 在 2024-11-18 上传 | 大小：1kb | 下载：0

[VHDL编程] E4_4_IIR4Functions

说明：用verilog语言实现的一个IIR滤波器，因为现在的ise等工具中没有包含相关的ip核，所以需要手动设计。 -With verilog language to achieve an IIR filter, because now ise and other tools do not contain the relevant ip kernel, so the need for manual design.
<杨某人> 在 2024-11-18 上传 | 大小：1kb | 下载：0

[VHDL编程] uvm-1.1

说明：学习IC验证的好资料，包括UVM-1.1a和UVM-1.1d的全部工程example,适合IC验证基于UVM平台的初学者。-Learn good about IC verification, including all engineering of UVM-1.1a and UVM-1.1d, for beginners based on the UVM platform for IC verification.
<李菲> 在 2024-11-18 上传 | 大小：6.89mb | 下载：0

[VHDL编程] digital_clock

说明：基于vivado的FPGA数字闹钟的程序，verilog语言编写-Vivado based on the FPGA digital alarm clock procedures, verilog language
<kan> 在 2024-11-18 上传 | 大小：3kb | 下载：0

[VHDL编程] project_fir_test

说明：基于verilog的FIR滤波器设计，使用BASYS３作为开发工具-Verilog based FIR filter design, the use of BASYS3 as a development tool
<kan> 在 2024-11-18 上传 | 大小：37.35mb | 下载：0

[VHDL编程] fft_ex1

说明：基于verilog的FFT设计，使用vivado作为开发平台-Verilog based on the FFT design, the use of vivado as a development platform
<kan> 在 2024-11-18 上传 | 大小：4.37mb | 下载：0

[VHDL编程] candy_machine

说明：Verilog Code for Candy Machine State Machine
<gotu0000> 在 2024-11-18 上传 | 大小：470kb | 下载：0

[VHDL编程] universal_prescalar

说明：Verilog Code for universal prescalar
<gotu0000> 在 2024-11-18 上传 | 大小：29kb | 下载：0

[VHDL编程] priority_decoder

说明：Verilog Code for priority decoder
<gotu0000> 在 2024-11-18 上传 | 大小：461kb | 下载：0