[VHDL编程] uarttx

说明：fpga板 verilog写的串口发送数据的模块，主要可以看下思路，也是可用的-Fpga board verilog write serial port to send data module, the main can look at ideas, is also available
<徐林> 在 2024-11-18 上传 | 大小：1kb | 下载：0

[VHDL编程] DSP_XINTF_FPGA

说明：DSP的XINTF功能和FPGA之间进行异步通信，调试通过，且运行稳定-Carried out between the DSP and the FPGA XINTF asynchronous communication functions, debugging, and stable operation
<刘帅> 在 2024-11-18 上传 | 大小：5.39mb | 下载：1

[VHDL编程] Example2

说明：基于 VHDL 格雷码编码器设计 格雷（ Gray）码是一种可靠性编码，在数字系统中有着广泛的应用-Based VHDL design Gray Gray code encoder (Gray) code is a reliability of the encoder, it has been widely used in digital systems
<贺泽伟> 在 2024-11-18 上传 | 大小：3kb | 下载：0

[VHDL编程] Example3

说明：含异步清零和同步使能的加法计数器 二进制计数器是应用最多、功能最全的计数器之一，含异步清零和同步使能 的加法计数器的具体工作过程-Including synchronous and asynchronous clear to enable the addition counter binary counter is the most widely used one of the most versatile counter wi
<贺泽伟> 在 2024-11-18 上传 | 大小：3kb | 下载：0

[VHDL编程] Example4

说明：八位七段数码管动态显示电路设计 使用的是两个四位一体、共阴极七段数码管 学习 VHDL 的 CASE 语句及多层次设计方法-Dynamic eight seven-segment LED display circuit design uses two one four, 7-segment LED common learning CASE statement VHDL design methods and the multi-l
<贺泽伟> 在 2024-11-18 上传 | 大小：3kb | 下载：0

[VHDL编程] Example5

说明：数控分频器设计 数控分频器的功能就是当输入端给定不同的输入数据时， 分频器对输入时钟 信号有不同的分频比，数控分频器就是用计数值可并行预置的加法计数器来设计 完成的，方法是将计数溢出位与预置数装载信号相接得到-NC NC divider divider design feature is that when the given input different input data, the frequency divider
<贺泽伟> 在 2024-11-18 上传 | 大小：3kb | 下载：0

[VHDL编程] paobiao

说明：使用verilog实现跑表计时功能,已经验证过，能够实现功能-Use verilog to achieve run time function
<yang> 在 2024-11-18 上传 | 大小：16.32mb | 下载：0

[VHDL编程] arinc429_transmitter

说明：Simple Arinc-429 transmitter channel descr iption on Verilog HDL with parameterized DATA FIFO.
<scnn86> 在 2024-11-18 上传 | 大小：4kb | 下载：2

[VHDL编程] apb_spi

说明：Simple SPI interface realization on Verilog HDL with parameterized FIFO and APB interface
<scnn86> 在 2024-11-18 上传 | 大小：11kb | 下载：0

[VHDL编程] apb_i2c

说明：Simple realization of I2C interface on System Verilog HDL with support of interrupt generation.
<scnn86> 在 2024-11-18 上传 | 大小：6kb | 下载：0

[VHDL编程] ahb_ebc

说明：Sipmle external bus controller realization on Verilog HDL with AHB interface. Support RAM/ROM/NAND Flash devices.
<scnn86> 在 2024-11-18 上传 | 大小：10kb | 下载：0

[VHDL编程] timer

说明：Simple 32-bit timer realization with APB interface with support of interrupt generation and switching clock source.
<scnn86> 在 2024-11-18 上传 | 大小：3kb | 下载：0