[VHDL编程] 3_FirFullSerial

说明：基于Quartus II 13.0的FirFullSerial工程设计基本流程，内含详细doc文档-Based on Quartus II 13.0 FirFullSerial basic engineering design process, it contains a detailed doc document
<Keyonwho> 在 2025-01-14 上传 | 大小：15.31mb | 下载：0

[VHDL编程] 5_Gray_Mean_Filter

说明：均值滤波是典型的线性滤波算法，（Verilog HDL）设计所需的模块有： （1）带PLL的全局时钟管理模块 system_ctrl_pll.v （2）OV7725 COMS Sensor的初始化模块 i2c_timing_ctrl、I2C_OV7725_RGB565_Conofig （3）OV7725 COMS Sensor的视频信号采集模块COMS_Capture_RGB565 （4）SDRAM数据交互控制器S
<Keyonwho> 在 2025-01-14 上传 | 大小：8.48mb | 下载：0

[VHDL编程] HDB3

说明：针对数字基带传输系统中HDB3信号的特点，采用基于FPGA的Verilog HDL语言，实现HDB3数字基带信号的编码器设计,共有插V、插B、单双极性变换模块，最终能在FPGA实现。-For digital baseband transmission system HDB3 signal characteristics, based on FPGA Verilog HDL language, designed to achieve HD
<丁一> 在 2025-01-14 上传 | 大小：322kb | 下载：0

[VHDL编程] optisystem7.0P()

说明：optisystem7.0组件库的翻译文件 较为详实-Optisystem7.0 component library translation file is more detailed
<某某某> 在 2025-01-14 上传 | 大小：102kb | 下载：0

[VHDL编程] sdram_ov7670_rgb_lcd_480272

说明：sdram_ov7670_rgb_lcd_480272是OV7670摄像头采集，通过LCD实时显示-Sdram_ov7670_rgb_lcd_480272 is a OV7670 camera acquisition, real-time display through LCD
<武学> 在 2025-01-14 上传 | 大小：17.04mb | 下载：0

[VHDL编程] EDA_zuizhong

说明：乒乓球课程设计，按照乒乓球比赛的规则设计的，利用的是状态图的原理设计的-Table tennis course design, in accordance with the rules of the table tennis game design, the use of the state diagram of the principle of design
<gao > 在 2025-01-14 上传 | 大小：4.22mb | 下载：0

[VHDL编程] uart_rx_tx_ok

说明：用于串口的接收和发送，不含校验位，直接将串口接受的数据进行发送，实现多字节发送和接收-It means for receiving and transmitting, excluding parity bit serial port, the serial data received directly transmitted, multi-byte transmission and reception
<卢文建> 在 2025-01-14 上传 | 大小：9.87mb | 下载：0

[VHDL编程] uart

说明：本串口通信例程的功能主要演示AX516/AX545开发板的uart接收和发送的功能，在程序没有接收到PC机发来信息的时候,串口会不断的通过串口向PC机发送”Hello ALINX AX516”的信息。当用户从PC机发送数据给AX516/AX545开发板，程序接收到数据后会把数据从串口发回给PC,从而实现Loopback的功能。-The main function of this presentation uart serial comm
<杨强> 在 2025-01-14 上传 | 大小：5kb | 下载：0

[VHDL编程] led_test

说明：在例程中，我们要做的是流水灯实验，顾名思义就是要LED象流水一样的点亮，这样说吧，就是先单独点亮第一个，然后点亮第二个-In the routine, we have to do is water lamp experiments, as the name suggests is to water, like the LED is lit, so to speak, a first single lighting is the firs
<杨强> 在 2025-01-14 上传 | 大小：1kb | 下载：0

[VHDL编程] DDR3_SO_DIMM

说明：为FPGAddr3的IP核程序，实现ddr3芯片的读写操作-FPGAddr3 for the IP kernel program, the realization of DDR3 chip read and write operations
<李磊> 在 2025-01-14 上传 | 大小：14.68mb | 下载：0

[VHDL编程] project

说明：VHDL PROJECT FOR TAXI METER TARIFF CHANGING AND TIME AND PAYMENT CALCULATION
<udugama chinthaka> 在 2025-01-14 上传 | 大小：13.55mb | 下载：0

[VHDL编程] Adder and Counter VHDL

说明：Source code of a full adder and a counter VHDL.
<hameye> 在 2017-04-15 上传 | 大小：178byte | 下载：0