[VHDL编程] pip

说明：好用的视频处理verilog源代码，主要功能是实现picture in picture。-Easy to use video processing verilog source code, the main function is to achieve the picture in. picture.
<mmmm1111111111> 在 2025-03-03 上传 | 大小：7kb | 下载：0

[VHDL编程] modetect

说明：视频输入处理中的模式识别的verilog代码。经fpga验证，可以使用-Video input processing, pattern recognition verilog code. Fpga verification, you can use the
<mmmm1111111111> 在 2025-03-03 上传 | 大小：129kb | 下载：0

[VHDL编程] vds

说明：私人珍藏好用的视频显示处理的verilog代码，经fpga验证，望大家仔细学习。-Private collection of easy to use video display of the verilog code for fpga verification, we hope to careful study.
<mmmm1111111111> 在 2025-03-03 上传 | 大小：23kb | 下载：0

[VHDL编程] hostif

说明：好用的I2C相关的verilog源代码，可以经过fpga验证。-Easy to use I2C verilog source code after the fpga verification.
<xyzzzzzzzz> 在 2025-03-03 上传 | 大小：155kb | 下载：0

[VHDL编程] modedetct

说明：功能强大的视频输入信号的模式识别verilog代码。可以综合，希望对大家有帮助-Powerful video input signal pattern recognition verilog code. Can be integrated, we hope to
<xyzzzzzzzz> 在 2025-03-03 上传 | 大小：10kb | 下载：0

[VHDL编程] scaler_proc

说明：功能强大的视频处理相关的源代码。可以对视频画面进行缩小和放大。经过fpga验证可以被综合。-Powerful video processing-related source code. The video screen to zoom in and out. Fpga verification can be integrated.
<xyzzzzzzzz> 在 2025-03-03 上传 | 大小：33kb | 下载：0

[VHDL编程] vbi_proc

说明：视频处理相关的verilog代码，可以实现在blank期间插入，其他有用信息。可以被综合。-Video processing, the verilog code can be inserted in the blank period, and other useful information. Can be integrated.
<xyzzzzzzzz> 在 2025-03-03 上传 | 大小：9kb | 下载：0

[VHDL编程] yuv2rgb

说明：大公司解禁的yuv2rgb的转换的verilog源代码，供大家学习。-Large companies lifted yuv2rgb the conversion of the verilog source code for everyone to learn.
<xyzzzzzzzz> 在 2025-03-03 上传 | 大小：2kb | 下载：0

[VHDL编程] i2c

说明：大公司解禁的I2C相关的verilog代码。可以被综合。-Large companies lifted the I2C Verilog code. Can be integrated.
<fx10001> 在 2025-03-03 上传 | 大小：95kb | 下载：0

[VHDL编程] TLV5618

说明：TLV5618可编程双路12位数模转换器产生三角波正弦波-The TLV5618 Programmable Dual 12-bit DAC and the triangle sine wave
<> 在 2025-03-03 上传 | 大小：19kb | 下载：0

[VHDL编程] TLV5639

说明：tlv5369 12位da输出4个控制位12个数据位-tlv5369 12 da 4 of the output control 12 data bits
<> 在 2025-03-03 上传 | 大小：19kb | 下载：0

[VHDL编程] mulx

说明：FPGA verilog乘法器 设计 用FPGA中DSP模块实现-FPGA verilog mulx
<haziq> 在 2025-03-03 上传 | 大小：532kb | 下载：0