[VHDL编程] ddr_ctrl

说明：攒人品上传多年工作积累代码。主要功能是ddr memery controler interface等控制。可以综合。-Save the character to upload the accumulation of many years of working code. The main function is to ddr memery controler interface control. Can be integrated.
<fx10001> 在 2025-03-03 上传 | 大小：85kb | 下载：0

[VHDL编程] osd

说明：攒人品上传多年工作积累代码。主要功能是OSD图形控制的代码。经过验证，可以综合。-Save the character to upload the accumulation of many years of working code. The main function is to control the OSD graphics code. Proven, can be integrated.
<fx10001> 在 2025-03-03 上传 | 大小：13kb | 下载：0

[VHDL编程] rgb2yuv

说明：攒人品上传多年工作积累代码。主要功能是RGB到YUV转化的代码，可以芯片综合。-Save the character to upload the accumulation of many years of working code. The main function of the RGB to YUV conversion code, you can chip integrated.
<fx10001> 在 2025-03-03 上传 | 大小：66kb | 下载：0

[VHDL编程] vds_proc

说明：某知名外企公司解禁verilog代码。主要功能是视频显示处理等控制。可以综合。-A well-known foreign companies lifted the verilog code. The main function is the video display processing and control. Can be integrated.
<fx10001> 在 2025-03-03 上传 | 大小：26kb | 下载：0

[VHDL编程] infmt

说明：攒人品上传多年工作积累代码。主要功能是对视频输入信号的滤波等控制。可以综合。-Save the character to upload the accumulation of many years of working code. The main function is to control video input signal filtering. Can be integrated.
<fx10001> 在 2025-03-03 上传 | 大小：17kb | 下载：0

[VHDL编程] scaler

说明：攒人品上传多年工作积累代码。主要功能是对视频信号格式的变化大小等处理。可以综合.-Save the character to upload the accumulation of many years of working code. The main function is to deal with changes in size of the video signal format. Can be integrated.
<fx10001> 在 2025-03-03 上传 | 大小：23kb | 下载：0

[VHDL编程] 16mult_signed

说明：16*16位的有符号乘法器的verilog语言-16 x 16 signed multiplier verilog language
<371645042> 在 2025-03-03 上传 | 大小：1kb | 下载：0

[VHDL编程] dintlace

说明：功能超强的视频信号隔行转逐行的滤波verilog代码，经过fpga验证。-The function of super-interlaced video signal transfer progressive filter Verilog code, after the fpga verification.
<mmmm1111111111> 在 2025-03-03 上传 | 大小：82kb | 下载：0

[VHDL编程] fifo_ctrl

说明：好用的fifo控制verilog源代码，供大家学习参考，可以被综合。-Useful fifo control verilog source code for the study reference, can be integrated.
<mmmm1111111111> 在 2025-03-03 上传 | 大小：6kb | 下载：0

[VHDL编程] firfilt

说明：FIR滤波器verilog源代码，经过fpga验证可以被综合。-FIR filter verilog source code, fpga verification can be integrated.
<mmmm1111111111> 在 2025-03-03 上传 | 大小：5kb | 下载：0

[VHDL编程] host

说明：I2C控制器源代码，可以被综合，经过fpga验证，与大家分享。-I2C controller source code can be integrated, after fpga verification, to share with you.
<mmmm1111111111> 在 2025-03-03 上传 | 大小：8kb | 下载：0

[VHDL编程] mcu_ctrl

说明：MCU控制器verilog源代码，可以fpga验证，与大家分享。-MCU controller verilog source code, fpga verification, to share with you.
<mmmm1111111111> 在 2025-03-03 上传 | 大小：6kb | 下载：0