[VHDL编程] 3_to_8

说明：三八译码器，开发环境是quartus ii，虽然编码简单，不过还可以-Thirty-eight decoder development environment is quartus ii, simple encoding, but can also
<尉世乾> 在 2025-03-03 上传 | 大小：4kb | 下载：0

[VHDL编程] random

说明：随机数产生以及发牌程序 包括test的tb程序-Random number generator and licensing procedures, including test
<chen> 在 2025-03-03 上传 | 大小：38kb | 下载：0

[VHDL编程] EDK_Microblaze

说明：很好的EDK学习资料，全中文教程，一步步教你怎么使用Microblaze生成嵌入式软核。-Good the EDK learning information, and the whole Chinese tutorial, a step by step to teach you how to use the Microblaze generate embedded soft core.
<徐帅> 在 2025-03-03 上传 | 大小：10.76mb | 下载：0

[VHDL编程] led_seq_demo

说明：跑马灯的打包verilog程序，包括v和ucf,以及能直接下载的xise文件-The Marquee verilog program package, including v and ucf, and can be downloaded directly xise file
<betty> 在 2025-03-03 上传 | 大小：162kb | 下载：0

[VHDL编程] frequency-meter

说明：开发环境是quartus ii，是学校的一个FPGA实验，计算一个信号的频率，这个是我做得最好的一个作品，调试成功。压缩包里包含题目要求以及我做好的模块。-Development environment is quartus ii, an FPGA experimental school, calculate the frequency of a signal, this is I' m doing the best work,
<尉世乾> 在 2025-03-03 上传 | 大小：36kb | 下载：0

[VHDL编程] write1

说明：串行接口发送，通过绑定DE2上的拨码开关，然后通过RS232接口传送到pc上，可通过串口调试大师接收数据-Serial interface to send, through binding DE2 DIP switch, and then transmitted via the RS232 interface to the pc, can receive data through the serial debug master
<damen> 在 2025-03-03 上传 | 大小：424kb | 下载：0

[VHDL编程] DDS

说明：DDS正弦波发生模块 基于verilog语言实现 在cycloneii系列FPGA上经过验证 频率步进1khz 共有256个点-The DDS sine wave module based on verilog language achieve in cycloneii series FPGA proven frequency stepping 1khz 256 points
<李> 在 2025-03-03 上传 | 大小：2.87mb | 下载：0

[VHDL编程] I2C

说明：基于verilog的I2C代码，包含master和slave两个模块-Verilog-based I2C code that contains the master and slave two modules
<李> 在 2025-03-03 上传 | 大小：38kb | 下载：0

[VHDL编程] RISC_CPU

说明：基于verilog的risccpu实现，只有一个指令，对于了解risccpu的工作原理很有帮助。-Based on verilog of risccpu, only one instruction, helpful for understand risccpu works.
<李> 在 2025-03-03 上传 | 大小：13.63mb | 下载：0

[VHDL编程] SOPC_watch

说明：基于ALtrafpga的niosii内核verilog语言实现的可编程电子钟，需要外接lcd屏幕-Programmable electronic clock, based on the the ALtrafpga the kernel niosii verilog language to achieve an external lcd screen
<李> 在 2025-03-03 上传 | 大小：1.77mb | 下载：0

[VHDL编程] 27072158834900

说明：使用FPGA进行北极光设计，非常漂亮的小制作。使用VERILOG HDL语言-Using FPGA design northern lights, very nice production. VERILOG HDL languages
<liufei> 在 2025-03-03 上传 | 大小：1kb | 下载：0

[VHDL编程] signal_generator

说明：信号发生器的FPGA实现，能输出正弦信号，方波信号，三角波信号-FPGA implementation of the signal generator can output a sinusoidal signal, square wave signal and triangular wave signals
<杨克伟> 在 2025-03-03 上传 | 大小：11.8mb | 下载：0