资源列表
[VHDL编程] sdramcontrol
说明:达到时钟频率并发读写速度的SDRAM控制器核-Concurrent read and write speeds up the clock frequency of the SDRAM controller core<chen> 在 2025-02-13 上传 | 大小:8kb | 下载:0
[VHDL编程] multiplexer
说明:A program for a simple multiplexer using modelsimSE6.3<Subhaiit > 在 2025-02-13 上传 | 大小:8kb | 下载:0
[VHDL编程] UART_Xilinx_vhd
说明:USB IPcoreIP核 包含文档(带说明)-USB IPcoreIP core includes a document (with instructions)<tom> 在 2025-02-13 上传 | 大小:8kb | 下载:0
[VHDL编程] kechengsheji
说明:基于VHDL语言的一款功能很好的整点报时计时系统。-VHDL language features based on a very good time the whole point timekeeping system.<ximei> 在 2025-02-13 上传 | 大小:8kb | 下载:0
[VHDL编程] trafficlight
说明:已应用在北京某校园内的交通灯控制程序,可以自动控制,手动控制,可以输入设定时间等等。verilog源代码-Has been used in a Beijing campus traffic light control procedures can be automatic, manual control, you can enter the set-up time, etc.. verilog source code<johnnyz> 在 2025-02-13 上传 | 大小:8kb | 下载:0
[VHDL编程] shuzizhongcankaoverilog
说明:这是我设计数字钟参考资料,还不错,适合初级verilog选手参考使用,一定得先看懂了一些设计,自己上手才会快。-This is my digital clock reference design, but also good for junior players for reference verilog, must first understand some of the design, their own will get star<战神> 在 2025-02-13 上传 | 大小:8kb | 下载:0