资源列表

« 1 2 ... .44 .45 .46 .47 .48 1049.50 .51 .52 .53 .54 ... 4311 »

[VHDL编程DES算法的verilog实现

说明:用verilog实现的DES算法。模块划分详细。可以用modelsim验证。
<cjc87267137> 在 2013-07-03 上传 | 大小:100.64kb | 下载:0

[VHDL编程JK-flip-flop

说明:带有异步置位复位端的上升沿触发的JK触发器,使用VHDL语言实现的-Asynchronous reset terminal set with rising edge triggered JK flip-flop, the use of VHDL language
<chen> 在 2025-02-09 上传 | 大小:15kb | 下载:0

[VHDL编程spi_interface_premier_slave

说明:verilog版的spi接口的slaver部分程序-verilog version of the spi interface slaver part of the program
<齐天大圣> 在 2025-02-09 上传 | 大小:1kb | 下载:0

[VHDL编程traffic

说明:一个简单的交通灯控制器,交通灯显示用实验箱的交通灯模块来显示。系统时钟选择时钟模块的1Hz时钟,黄灯闪烁时钟为1Hz,红灯15s,黄灯5s,绿灯15s。-A simple traffic light controller, traffic lights display module test box to display the traffic lights. System clock selection 1Hz clock modul
<李建国> 在 2025-02-09 上传 | 大小:1.44mb | 下载:0

[VHDL编程chaoqianjinweiliuweijiafaqi

说明:六位加法器(逻辑门电路实现)verilog 语言编写-6 bit Adder
<nick> 在 2025-02-09 上传 | 大小:33kb | 下载:0

[VHDL编程ll_clock

说明:数字电子钟的设计,振荡器产生稳定的高频脉冲信号,作为数字钟的时间基准,然后经过分频器输出标准秒脉冲。秒计数器满60后向分计数器进位,分计数器满60后向小时计数器进位,小时计数器按照“24翻1”规律计数。计数器的输出分别经译码器送显示器显示。计时出现误差时,可以用校时电路校时、校分。- Digital electronic clock design, stable high frequency oscillator generates
<李建国> 在 2025-02-09 上传 | 大小:1.43mb | 下载:0

[VHDL编程ALU

说明:verilog编写,八位ALU,加减与或比较-verilog prepared eight ALU, subtract, or compare with
<姬成> 在 2025-02-09 上传 | 大小:2kb | 下载:0

[VHDL编程divider_testbench_vhdl_611508553

说明:分频器的testbench测试,可联合仿真使用-Divider testbench test
<姬成> 在 2025-02-09 上传 | 大小:1kb | 下载:0

[VHDL编程alu_testbench_vhdl_689102300

说明:ALU的testbench测试,可联合仿真使用-The ALU testbench test can be co-simulation using
<姬成> 在 2025-02-09 上传 | 大小:1kb | 下载:0

[VHDL编程SONGER

说明:利用ABEL语言设计一个多模计数器,对实验台上的100KHz进行分频,产生8种希望的频率。将8种频率的信号输入喇叭,产生8种不同声音,驱动喇叭的方波占空比应是50%,以增大音量。频率调制成功后,将8种音调按一定的优先级输出。-ABEL language use to design a multi-mode counter, the experimental stage 100KHz dividing to produce eight k
<李建国> 在 2025-02-09 上传 | 大小:2.01mb | 下载:0

[VHDL编程EDA_2

说明:简易计算器,可四位同时显示,加减法有指示-Simple calculator four also showed that addition and subtraction with instructions
<姬成> 在 2025-02-09 上传 | 大小:28kb | 下载:0

[VHDL编程EDA_2_2

说明:键盘扫描,可识别按键,单位显示,但无防抖-Keyboard scanning, can identify keys, display unit, without stabilization
<姬成> 在 2025-02-09 上传 | 大小:18kb | 下载:0
« 1 2 ... .44 .45 .46 .47 .48 1049.50 .51 .52 .53 .54 ... 4311 »

源码中国 www.ymcn.org