[VHDL编程] eqingdaqi

说明：VHDL电子抢答器的实现。有多个文件，主控件是用图行实现。其余各功能模块用VHDL实现-VHDL electronic Responder realized. A number of documents, the main controls are using maps the bank. The remaining modules using VHDL
<运思> 在 2025-03-20 上传 | 大小：1.01mb | 下载：0

[VHDL编程] multi-wave-creator

说明：基于FPGA的多波形发生器（编程环境QuartusII6.0）-FPGA-based Multi-Waveform Generator (programming environment QuartusII6.0)
<朱旋风> 在 2025-03-20 上传 | 大小：1mb | 下载：0

[VHDL编程] cunshiboqi

说明：采用高速AD的存储示波器设计，基于EP1C3板GWADDA板存储示波器，内有说明文件-AD using high-speed storage oscilloscope design, based on EP1C3 board GWADDA board storage oscilloscope, which has the documentation
<姚大雷> 在 2025-03-20 上传 | 大小：1.01mb | 下载：0

[VHDL编程] FFTProcessor

说明：IP CORE .VERY GOOD AS A STUDY FILE-IP CORE. VERY GOOD AS A STUDY FILE
<lijun> 在 2025-03-20 上传 | 大小：1.01mb | 下载：0

[VHDL编程] UART

说明：實作UART 介面 4 byte 傳送 或 4 byte 接收 開發環鏡 quartus 且 附模擬檔-4 byte real interfaces for UART transmission or 4 byte receive loop mirror quartus and the development of simulation files attached
<許大頭> 在 2025-03-20 上传 | 大小：1.01mb | 下载：0

[VHDL编程] yejing1602

说明：fpga完成液晶模块的测试功能，效果良好 ，先是清楚-fpga finished LCD module test functions, good effect, first clear
<Jacky.king> 在 2025-03-20 上传 | 大小：1.01mb | 下载：0

[VHDL编程] cpld_spi

说明：cpld spi ，功能基本上满足普通项目的使用，欢迎使用。-cpld spi, function essentially to meet the general project use, Welcome.
<liliugang> 在 2025-03-20 上传 | 大小：1.01mb | 下载：0

[VHDL编程] clock

说明：闹钟 运用quartus2软件编写程序，具有调整时间，设置闹钟，整点报时等功能，将整个工程打包了-Alarm Clock using quartus2 software programming, adjust the time, set the alarm, the whole point timekeeping function, the whole project package
<nar> 在 2025-03-20 上传 | 大小：1.01mb | 下载：0

[VHDL编程] fwcode

说明：high-level data link control procedure VERILOG CODE
<sat> 在 2025-03-20 上传 | 大小：1.01mb | 下载：0

[VHDL编程] FPGADAC

说明：这是一个FPGA控制DAC的程序 这是一个FPGA控制DAC的程序 -Send a VHDL file Send a VHDL file Send a VHDL file Send a VHDL file Send a VHDL file
<wei> 在 2025-03-20 上传 | 大小：1.01mb | 下载：0

[VHDL编程] risc_spm_v14

说明：使用Altera CycloneIV 用Verilog语言实现一个精简指令集cpu(Using Altera CycloneIV to implement a streamlined instruction set CPU in Verilog language)
<LucienJ> 在 2025-03-20 上传 | 大小：1.01mb | 下载：0

[VHDL编程] 09.数字电压表

说明：本实验我们将电位计的阻值转化为模拟值读取出来，然后显示到屏幕上，这也是我们以后完成自己所需的实验功能所必须掌握的实例应用。(In this experiment, we transform the resistance of potentiometer into analogue value and read it to the screen, which is an example application that we must m
<acba> 在 2025-03-20 上传 | 大小：1.01mb | 下载：0