资源列表

« 1 2 ... .67 .68 .69 .70 .71 972.73 .74 .75 .76 .77 ... 4311 »

[VHDL编程dianzizhong

说明:(1) 设置复位功能    (2) 设置启/停功能    (3) 计时精度大于0.01s    (4) 最长计时时间为24h (5)闹钟 (6)设定时间 (7)正点报时 -(1) set the reset function (2) set up Kai/stop function (3) is greater than the accuracy time 0.01s (4) the
<孙国栋> 在 2025-02-07 上传 | 大小:1mb | 下载:0

[VHDL编程DE2_70_CAMERA_V1.0.3

说明:terasic 5mp camera also quartus 9.1 support
<bilginr> 在 2025-02-07 上传 | 大小:1mb | 下载:0

[VHDL编程Synopsys_Graphical_Environment_User_Guide

说明:Synopsis软件图形界面操作指南,对FPGA/ASIC初学者很有用!-Synopsis software GUI operation guide for the FPGA/ASIC is useful for beginners!
<HY> 在 2025-02-07 上传 | 大小:1mb | 下载:0

[VHDL编程FPGA

说明:FPGA设计高级进阶(清华大学电子工程系)-Senior Advanced FPGA Design (Department of Electronic Engineering, Tsinghua University)
<白龙飞> 在 2025-02-07 上传 | 大小:1mb | 下载:0

[VHDL编程JK

说明:JK触发器的功能实现,采用VHDL编程,可以下载到FPGA中进行演示-JK flip-flop implementation of function, using VHDL programming, you can download a presentation to the FPGA,
<风清扬> 在 2025-02-07 上传 | 大小:1mb | 下载:0

[VHDL编程Senior-Advanced-FPGA-design

说明:FPGA设计高级进阶,讲述了流水线,乒乓操作,异步时钟域处理,状态机等内容-Senior Advanced FPGA design, about the line, ping-pong operation, asynchronous clock domain processing, state machine, etc.
<赵计勇> 在 2025-02-07 上传 | 大小:1mb | 下载:1

[VHDL编程Day1

说明:关于FPGA的文档,通过此文档可以更好的学习FPGA的运作和开发。-Documentation on the FPGA, through this document can better learn the operation and development of FPGA.
<周八两> 在 2025-02-07 上传 | 大小:1mb | 下载:0

[VHDL编程randomgenerator

说明:随机数产生器,能够随机产生两位数,是原理图输入法和vhdl输入方的方法-Random number generator to randomly generated double-digit, is the schematic input and the input side of the way vhdl
<流风> 在 2025-02-07 上传 | 大小:1mb | 下载:0

[VHDL编程E2PROM-based-SPI-bus-protocol

说明:基于串行E2PROM-S25C0x0A的SPI总线协议,中文版的-Serial E2PROM-S25C0x0A based on the SPI bus protocol, the Chinese version of
<Rayu> 在 2025-02-07 上传 | 大小:1mb | 下载:0

[VHDL编程advanced_fpga_qinghua

说明:FPGA设计高级进阶(清华大学电子工程系)-Advance FPGA design
<liyy> 在 2025-02-07 上传 | 大小:1mb | 下载:0

[VHDL编程fpga-vhdl-lcd1602

说明:fpga 1602测试程序 vhdl语言-fpga 1602测试程序
<王刚> 在 2025-02-07 上传 | 大小:1mb | 下载:0

[VHDL编程CoreFIR_RTL-3.0

说明:actelIP核 的fircore Core Generator – Executable File Outputs Run-Time Library (RTL) Code and Testbench Based on Input Parameters – Self-Checking – Executable Tests Generated Output against Algorithm • Dist
<睿宸> 在 2025-02-07 上传 | 大小:1mb | 下载:0
« 1 2 ... .67 .68 .69 .70 .71 972.73 .74 .75 .76 .77 ... 4311 »

源码中国 www.ymcn.org