资源列表

« 1 2 ... .68 .69 .70 .71 .72 973.74 .75 .76 .77 .78 ... 4311 »

[VHDL编程EEPROM

说明:VHDL语言写的IIC实现EEPROM,很好的程序,已经用过,没有问题-Written in VHDL language IIC achieve EEPROM, good procedures are used, there is no problem
<云川> 在 2025-02-07 上传 | 大小:1mb | 下载:0

[VHDL编程ps_2_keyboard

说明:用VHDL语言编写的ps2键盘程序,可以在de2实验板上运行。初学者适用-VHDL language with the ps2 keyboard program, you can experiment in the de2 board to run. For beginners
<dingxing> 在 2025-02-07 上传 | 大小:1mb | 下载:0

[VHDL编程DEC_counter

说明:数码管计数器,VHDL语言实现,可以完成对输入时钟的计数显示,采用三位数码管显示-Digital counter, VHDL language, to complete the count of input clock display, digital display with three
<张松松> 在 2025-02-07 上传 | 大小:1mb | 下载:0

[VHDL编程flash016d_top

说明:控制FLASH读写的控制器verilog代码-Control of the controller to read and write verilog code FLASH
<杨奔> 在 2025-02-07 上传 | 大小:1mb | 下载:0

[VHDL编程DDS-design-based-on-verilog

说明:用verilog语言设计DDS数字频率合成器-DDS design based on verilog
<zhxuqin> 在 2025-02-07 上传 | 大小:1mb | 下载:0

[VHDL编程fpga-design-advanced-pace

说明:FPGA 高级设计进阶,很好的FPGA学习资料-FPGA DESIGN ADVANCED PACE, VERY GOOD FPGA STUDY DATUM
<xyf> 在 2025-02-07 上传 | 大小:1mb | 下载:0

[VHDL编程Waveform-generator(DAC902)

说明:信号发生器可1Hz - 10MHz 可调频调幅产生ASKPSK-Waveform generator(DAC902)
<丁文东> 在 2025-02-07 上传 | 大小:1mb | 下载:0

[VHDL编程qpskdds

说明:pci功能卡上设计一个直接数字频率合成(DDS,Direct Digital Synthesis),DDS是一种新型的频率合成技术。DDS 技术是一种把一系列数字形式的信号通过DAC 转换成模拟信号的合成技术。-pci card design features a direct digital frequency synthesis (DDS, Direct Digital Synthesis), DDS is a novel freq
<lvhenan> 在 2025-02-07 上传 | 大小:1mb | 下载:0

[VHDL编程fpga_dds

说明:设计一个直接数字频率合成(DDS,Direct Digital Synthesis),DDS是一种新型的频率合成技术。DDS 技术是一种把一系列数字形式的信号通过DAC 转换成模拟信号的合成技术。-Design a direct digital frequency synthesis (DDS, Direct Digital Synthesis), DDS is a kind of new type of frequency synth
<KCHEN> 在 2025-02-07 上传 | 大小:1mb | 下载:0

[VHDL编程verilog_key_music

说明:系统时钟50 MHZ 按键输入 蜂鸣器输出-The system clock is 50 MHz Press to enter Buzzer output
<lmfcg> 在 2025-02-07 上传 | 大小:1mb | 下载:0

[VHDL编程CPLD

说明:数字频率计在FPGAEP4CE10F17C8上的功能实现和运用(Application of digital cymometer in FPGA)
<羊羊排排 > 在 2025-02-07 上传 | 大小:1mb | 下载:0

[VHDL编程BCD counter( state machine)

说明:a vhdl source code for BCD
<maleki > 在 2025-02-07 上传 | 大小:1mb | 下载:0
« 1 2 ... .68 .69 .70 .71 .72 973.74 .75 .76 .77 .78 ... 4311 »

源码中国 www.ymcn.org