[VHDL编程] testfreq

说明：利用示波器的X和Y通道输出采样波形图形 注：显示两个周期。扫频频率100Hz-Oscilloscope using X and Y channel outputs sampled waveform graphics Note: the two cycles. Sweep frequency 100Hz
<张勋> 在 2025-03-16 上传 | 大小：1.14mb | 下载：0

[VHDL编程] DE2_synthesizer

说明：build synthesizer on a de2 dev fpga board
<eyals111> 在 2025-03-16 上传 | 大小：1.14mb | 下载：0

[VHDL编程] EP1C3_12_1_2_MOTO

说明：基于FPGA的直流电机的PWM控制和步进电机的细分驱动控制。使用VHDL语言编写，压缩包里是Quartus下的工程。-FPGA-based PWM DC motor control and stepper motor-driven control of a breakdown. The use of VHDL language, compression bag is under the Quartus project.
<deadtomb> 在 2025-03-16 上传 | 大小：1.14mb | 下载：0

[VHDL编程] Lock

说明：密码锁，本设计是根据小区的门，来设计的。这个设计，可以减少一个保安，什么的。具有使用价值。-Lock, the design is based on cell doors, to design. This design can reduce a security, or something. Has a value.
<红儿> 在 2025-03-16 上传 | 大小：1.14mb | 下载：0

[VHDL编程] EDA

说明：毕业设计时设计的一个基于FIFO的乒乓机制，作用是不用等待当前数据接收完后再处理，提高数据吞吐量。-A graduate of the design in the design of a FIFO based on the ping pong mechanism, effect is not waiting for the current data received after processing, improve the data
<lipuran> 在 2025-03-16 上传 | 大小：1.14mb | 下载：0

[VHDL编程] LCD1602

说明：基于CPLD的LCD602液晶显示程序，EM570-LCD602 adn EM570 fro CPLD
<liu> 在 2025-03-16 上传 | 大小：1.14mb | 下载：0

[VHDL编程] uart_tx1

说明：UART TX spartan 3e starter kit
<cel> 在 2025-03-16 上传 | 大小：1.14mb | 下载：0

[VHDL编程] f_changed_sin_wave

说明：用RAM实现频率可调正弦波发生器，开发环境：Quartus8.0-To frequency tunable sine wave generator development environment: Quartus8.0 using RAM
<赵东方> 在 2025-03-16 上传 | 大小：1.14mb | 下载：0

[VHDL编程] VGA

说明：Make adjustments in VGA by FPGA
<fakher> 在 2025-03-16 上传 | 大小：1.14mb | 下载：0

[VHDL编程] DDSIP

说明：该程序实现了正弦函数与余弦函数数据的产生，可作为其他模块的输入信号（可以直接调用）-The program implements a sinusoidal function and cosine function data can be used as an input signal to other modules (direct call)
<于子轩> 在 2025-03-16 上传 | 大小：1.14mb | 下载：0

[VHDL编程] E4_6_FirIpCore

说明：对软件自带的fir 核进行相关配置，仿真测试其功能，同时完成相关滤波作用，观察其输出波形(The configuration of the fir kernel is simulated, the function is tested, the function of correlation filtering is observed, and the output waveform is observed.)
<勇敢的我 > 在 2025-03-16 上传 | 大小：1.14mb | 下载：0

[VHDL编程] vhdl编程电子钟

说明：实现24小时，可以整点报时的电子钟，使用TEC-8实验台(An electronic clock that can be used for 24 hours, using the TEC-8 test platform)
<科比的> 在 2025-03-16 上传 | 大小：1.14mb | 下载：0