[VHDL编程] pinglvjiFPGA

说明：基于等精度原理的频率计verlog代码,被测频率在1HZ到10MHZ误差百分比相同。-Based on the principle of the frequency of such precision code
<shengxi> 在 2025-02-06 上传 | 大小：1.13mb | 下载：0

[VHDL编程] Quartus

说明：Quartus使用教程,个人觉得还比较不错。对本人的帮助还蛮大的-Quartus Tutorial use, personal feel that is still relatively good. I had quite a big help
<应清> 在 2025-02-06 上传 | 大小：1.13mb | 下载：0

[VHDL编程] cadenceveriloglanguageandsimulationcourse

说明：cadence verilog lanaguage and simulation course
<navanee> 在 2025-02-06 上传 | 大小：1.13mb | 下载：0

[VHDL编程] CPU16

说明：自己用VHDL写的16位的CPU，在学校的课程上通过了测试。-Own use VHDL to write a 16-bit CPU, in school curriculum passed the test.
<Hui> 在 2025-02-06 上传 | 大小：1.13mb | 下载：0

[VHDL编程] VHDL-clock

说明：VHDL的程序设计模块，很有用那个，密码锁。-for vhdl！！
<李鸿章> 在 2025-02-06 上传 | 大小：1.13mb | 下载：0

[VHDL编程] sigcpld

说明：用51单片机控制ARIC429的地址计算的CPLD代码，CPLD为XC95108-MCU with 51 address ARIC429 calculated CPLD code, CPLD to XC95108
<曹彪> 在 2025-02-06 上传 | 大小：1.13mb | 下载：0

[VHDL编程] seg7_controller

说明：七段译码器循环显示，并打包为IP核，可在其他程序中使用，已调试，可用。-Seven segment display decoder loop, and packaged as IP cores, can be used in other programs have debugging available.
<monica> 在 2025-02-06 上传 | 大小：1.13mb | 下载：0

[VHDL编程] shift

说明：此源代码的功能是对一个二进制数进行移位操作-failed to translate
<kenny.iverson> 在 2025-02-06 上传 | 大小：1.13mb | 下载：0

[VHDL编程] Quartus-guide

说明：Quartus II的详细使用教程，初学verilog的可以好好看看，相信会有所帮助的-Quartus II detailed tutorial, verilog beginner can take a look, I believe will be helpful
<夏思源> 在 2025-02-06 上传 | 大小：1.13mb | 下载：0

[VHDL编程] dianzhen

说明：这是一个基于FPGA开发实验箱的汉字点阵显示的Verilog HDL程序，经过实验调试验证过的 -This is an FPGA-based development of experimental box character dot-matrix display Verilog HDL procedures, through experimental testing verified
<micheal-王> 在 2025-02-06 上传 | 大小：1.13mb | 下载：0

[VHDL编程] VHDL-AUTOMATIC-FAIR-COLLECTION

说明：基于VHDL的地铁售票系统，可以实现票数输入以及找零功能-Metro ticketing system based VHDL, can enter the number of votes and the change function
<李超越> 在 2025-02-06 上传 | 大小：1.13mb | 下载：0

[VHDL编程] cic_cq

说明：在altera平台用verilog硬件描述语言实现cic抽取滤波，包含完整的工程代码，已经仿真通过，可以直接用于实践-In the Altera platform using Verilog hardware descr iption language CIC decimation filter, contains the complete project code, has been adopted by simulation, ca
<汪少锋> 在 2025-02-06 上传 | 大小：1.13mb | 下载：0