资源列表
[VHDL编程] dilbalu_fir8
说明:finite impulse response filter implementation in verilog<dileepkumar> 在 2025-02-06 上传 | 大小:1.13mb | 下载:0
[VHDL编程] lab_instructions1
说明:The objective of the labs today is to give you a basic understanding of FPGA design and enough experience to begin your own FPGA design with the ISE 10.1 tools and the Xilinx Spartan-3A DSP 1800A Starter Kit.-The o<Gopi> 在 2025-02-06 上传 | 大小:1.13mb | 下载:0
[VHDL编程] example_designs_LCD_DC_Rev2
说明:Altera的LCD控制示例源码,很规范-Altera' s LCD control sample source code, it is standard<唐林> 在 2025-02-06 上传 | 大小:1.14mb | 下载:0
[VHDL编程] audiofiles
说明:VHDL Interfaces and Example Designs<Christoffer> 在 2025-02-06 上传 | 大小:1.13mb | 下载:0
[VHDL编程] verilog_lecture
说明:Verilog basic useful for verilog beginners.<ganu> 在 2025-02-06 上传 | 大小:1.14mb | 下载:0
[VHDL编程] chuzuchejifeiqi
说明:能够实验出租车计费系统的描述,下载看完之后-Can describe experimental taxi billing system, finish the download<qianxing> 在 2025-02-06 上传 | 大小:1.14mb | 下载:0
[VHDL编程] ccsuemupc条件跳转(1)
说明:设计一个模型机,具体设计要求如下: (1)设计指令系统,要求有取数指令、加法指令、跳转指令、停机指令等 (2)设计指令格式、微指令格式 、微程序 、时序电路 、数据通路,完成cpu的设计。 (3)利用模块化设计,分别设计存储器模块、运算器模块、时序电路模块、微程序控制器模块、显示模块等,最后进行系统的顶层设计,完成复杂模型机的设计与实现测试 (4)根据任务,完成主程序的设计,同时把主程序翻译成目标代码,写入主存,仿真下载<12332122> 在 2025-02-06 上传 | 大小:1.13mb | 下载:0