[VHDL编程] deadzone

说明：代码功能是实现脉冲信号的死区控制。根据输入脉冲实现10us的死区，避免IGBT直通。(The code function is to realize the dead zone control of the pulse signal. The dead zone of 10us is realized according to the input pulse, and the direct connection of IGBT is a
<FollowSky> 在 2024-12-22 上传 | 大小：1kb | 下载：0

[VHDL编程] spi_master

说明：用Verilog写的SPI代码，可读可写，刚仿真完，还没上板，尴尬，主要是官方限制不上传就不能下载～～～～～～～～～～～～～～ 下面的英文是百度翻译过来的，鬼畜的我都不知道啥意思～～～～(The SPI code written in Verilog is readable and writable. After the simulation is finished, it is not yet on board. Awkwardly
<你到底是谁> 在 2024-12-22 上传 | 大小：1kb | 下载：0

[VHDL编程] Q1.tar

说明：implementation of basic elecronics components using verilog HDL
<guy03> 在 2024-12-22 上传 | 大小：1kb | 下载：0

[VHDL编程] Q2.tar

说明：vereilog design files for beginer
<guy03> 在 2024-12-22 上传 | 大小：1kb | 下载：0

[VHDL编程] Q3.tar

说明：hdl using verilog lenguage
<guy03> 在 2024-12-22 上传 | 大小：1kb | 下载：0

[VHDL编程] Q4-a.tar

说明：verilog coding beginer level
<guy03> 在 2024-12-22 上传 | 大小：1kb | 下载：0

[VHDL编程] Q4-b.tar

说明：beginer level verilog coding
<guy03> 在 2024-12-22 上传 | 大小：1kb | 下载：0

[VHDL编程] ContadorBCDFinal

说明：Codigo BCD en lenguaje descr iptivo verilog CINVES
<danoboook> 在 2024-12-22 上传 | 大小：1kb | 下载：0

[VHDL编程] McBSP_8bit_Asyn

说明：基于FPGA的Mcbsp通信源码，经过项目实测检验(Mcbsp communication source code based on FPGA,Through the test of the project.)
<Trigger_Z> 在 2024-12-22 上传 | 大小：1kb | 下载：1

[VHDL编程] float_multi_module

说明：float_multi_module实现了单精度浮点乘法运算(Float_multi_module implements single precision floating point multiplication.)
<sisuozheweilai> 在 2024-12-22 上传 | 大小：1kb | 下载：0

[VHDL编程] GAME

说明：上课的时候无聊，做了一个小型的diy程序，用来实现一个测眼力的实验（配合Nexy3）(a little diy because of bored)
<mysd> 在 2024-12-22 上传 | 大小：1kb | 下载：0

[VHDL编程] 02_key_test

说明：FPGA按键与LED的对应点亮，4个按键(The correspondence between the FPGA key and the LED)
<ddq01> 在 2024-12-22 上传 | 大小：1kb | 下载：0