[VHDL编程] FPGA

说明：⑴实验要求基本要求： ①设置一个复位键，按下按键输出电压清零 ②设置两个功能键，控制输出电压以0.2V的步长进行加减。(Pin sets a reset button, press the button to output the voltage reset You set two function keys to control the output voltage by 0.2v step size.)
<孟欢520> 在 2024-12-22 上传 | 大小：1kb | 下载：0

[VHDL编程] 64位乘法器

说明：基于fpga的64位乘法器的实现，基于Verilog(Implementation of 64-bit multiplier based on FPGA)
<forget12345> 在 2024-12-22 上传 | 大小：1kb | 下载：0

[VHDL编程] 24_Timer

说明：使用Verilog编写的24位定时器，具有apb 总线接口，可以设置工作方式和计数初值。(The 24-bit timer written by Verilog has APB bus interface, which can set working mode and count initial value.)
<libus> 在 2019-04-02 上传 | 大小：1kb | 下载：0

[VHDL编程] LFM

说明：该程序使用Verilog语言产生LFM信号(The program uses Verilog language to generate LFM signals.)
<阿华> 在 2024-12-22 上传 | 大小：1kb | 下载：1

[VHDL编程] SPI_ADC

说明：spi串行输出ADC——AD7989的verilog源代码。(Spi serial output ADC - AD7989 Verilog source code.)
<Zhongzi123> 在 2024-12-22 上传 | 大小：1kb | 下载：0

[VHDL编程] bt656_decode

说明：将嵌入式BT656格式数据解码出带行场同步信号的YCbCr422格式数据(Decoding Embedded BT656 Format Data to YCbCr422 Format Data with Field Synchronization Signa)
<magic_v5> 在 2024-12-22 上传 | 大小：1kb | 下载：0

[VHDL编程] Xilinx

说明：2020 XILINX Vivado ISE IP License最全最可靠License获取方式。 LDPC, CPRI, Turbo, Polar, JESD204B/C HDMI1.4/2.0, MIPI CSI-2, MIPI DSI AXI CAN AXI USB2.0 SD Card Host Reed-Solomon Decoder/Encoder 10G Enthernet MAC 25G E
<liyan2020> 在 2024-12-22 上传 | 大小：1kb | 下载：0

[VHDL编程] polyPhaseFilter

说明：数字信道化过程中多相滤波器组matlab代码及测试(Digital channelized polyphase filter code and test)
<Steven谦> 在 2024-12-22 上传 | 大小：1kb | 下载：0

[VHDL编程] CDCM6208_SPI

说明：完成对cdcm6208的时钟芯片的配置，输出高频时钟(cdcm6208 cofigure using SPI interface)
<echolei> 在 2024-12-22 上传 | 大小：1kb | 下载：0

[VHDL编程] PID

说明：利用Verilog语言实现PID增量式控制，输出占空比(Using Verilog language to realize PID incremental control and output duty cycle)
<人生苦短98> 在 2024-12-22 上传 | 大小：1kb | 下载：0

[VHDL编程] sram_ctr

说明：SRAM VERILOG 实现FPGA控制SRAM的功能。测试可以使用。(SRAM verilog fpga vivado ise quartus.)
<hwz> 在 2024-12-22 上传 | 大小：1kb | 下载：0

[VHDL编程] AHB5-master

说明：amba ahb2 协议vip，包括master和slave(AMBA AHB 2.0 VIP in SystemVerilog UVM)
<wangliu433> 在 2024-12-22 上传 | 大小：1kb | 下载：0