资源列表
[VHDL编程] 4位全加器 计数器等程序
说明:EDA仿真工具使用的,进行EDA开发的多个程序; 包括:4位全加器,12分频,128分频,篮球计数秒表(部分),计数器; 可以搭配EDA仿真软件使用,也可以搭配开发板使用;(EDA simulation tools used for EDA development of multiple programs; Including: 4 bit full adder, 12 frequency division, 128 freq<李云龙777> 在 2024-06-27 上传 | 大小:1024 | 下载:0
[VHDL编程] sw_debounce
说明:按键消抖,更改计数值可随意调节按键消抖的时间。(Button to shake down, change the value of the meter, you can adjust the button to shake time.)<vierh> 在 2024-06-27 上传 | 大小:1024 | 下载:0
[VHDL编程] DATA_16QAM_MAP1
说明:64QAM星座映射的VERILOG代码zszszs(64QAM constellation mapping VERILOG code)<梵高先生11> 在 2024-06-27 上传 | 大小:1024 | 下载:0
[VHDL编程] eetop.cn_cordic_sqrt
说明:cordic 算法知道正弦和余弦值,求反正切,即角度。(The CORDIC algorithm knows sine and cosine values and asks for inverse tangent, that is, angle.)<躲在岸上的鱼> 在 2024-06-27 上传 | 大小:1024 | 下载:1
[VHDL编程] float_mult32x32.v
说明:verilog 语言写的FPGA内部实现硬件浮点乘法器的源码,两个时钟周期完成一次浮点乘法运算(The FPGA language written in Verilog implements the source of the hardware floating point multiplier, and completes the floating point multiplication operation in two clock<orangell> 在 2024-06-27 上传 | 大小:1024 | 下载:0
[VHDL编程] bayer_to_vga
说明:Bayer 视频流转VGA的Verilog实现,经开发板测试可用(Bayer video streaming VGA Verilog implementation, the development board test available)<黄小杰> 在 2024-06-27 上传 | 大小:1024 | 下载:0