[VHDL编程] wr_rd_all_registers_test

说明：This a vhdl code for colour converter fpga code for testing write and read transfers code-This is a vhdl code for colour converter fpga code for testing write and read transfers code
<usha> 在 2024-10-07 上传 | 大小：1024 | 下载：0

[VHDL编程] intf_wrapper

说明：This a vhdl code for router code for testing write and read transfers code-This is a vhdl code for router code for testing write and read transfers code
<usha> 在 2024-10-07 上传 | 大小：1024 | 下载：0

[VHDL编程] divisor_frecuencia

说明：its a divider clock. its possible select the frequency based in a master clock
<edgar> 在 2024-10-07 上传 | 大小：1024 | 下载：0

[VHDL编程] files

说明：floating point testbench
<niveditha> 在 2024-10-07 上传 | 大小：1024 | 下载：0

[VHDL编程] jiaotong

说明：用xilinx的spartan3做的红绿交通灯，带有夜间模式-With of xilinx spartan3 do red and green traffic lights with night mode
<赖宗普> 在 2024-10-07 上传 | 大小：1024 | 下载：0

[VHDL编程] music

说明：用Verilog HDL编写的音乐彩灯程序-Music Lantern program written using Verilog HDL
<wenyangzeng> 在 2024-10-07 上传 | 大小：1024 | 下载：0

[VHDL编程] clk_dly

说明：用于信息传输时的时钟延时程序，可根据使用情况修改部分内容。-choose a person for a job； make use of personnel； need hands
<李文> 在 2024-10-07 上传 | 大小：1024 | 下载：0

[VHDL编程] make-file-vcs.tar

说明：this the verilog code of 4:1 mux and i have used case statement to explain the logic of this mux-this is the verilog code of 4:1 mux and i have used case statement to explain the logic of this mux
<mahavir> 在 2024-10-07 上传 | 大小：1024 | 下载：0

[VHDL编程] keydou

说明：VHDL语言编写按键区抖动的代码，但是很差劲的蓝马-VHDL language the keypad code jitter, but very bad at the Blue Horse
<郜鑫> 在 2024-10-07 上传 | 大小：1024 | 下载：0

[VHDL编程] SFIFO_8960

说明：异步FIFO设计，简单适用，非常好用，节省资源。-Applicable asynchronous FIFO
<liqiru> 在 2024-10-07 上传 | 大小：1024 | 下载：0

[VHDL编程] preambledeassemble

说明：its useful for dissembler data from continuous stream of transmitter data stream
<kishan patel> 在 2024-10-07 上传 | 大小：1024 | 下载：0

[VHDL编程] priority_data_encoder_vhd.zip

说明：priority data encoder,priority data encoder
<sakthivel.p> 在 2024-10-07 上传 | 大小：1024 | 下载：0