[VHDL编程] clock1

说明：时钟显示程序，EDA实验，用verilog语言编写(EDA experiment with verilog language)
<miaomiaojiang > 在 2024-11-10 上传 | 大小：1kb | 下载：0

[VHDL编程] digital_lock_vga_display

说明：Altera DE1平台的数字密码锁设计，可以驱动VGA显示(Altera DE1 platform digital password lock design, can drive VGA display)
<SDUGNN > 在 2024-11-10 上传 | 大小：17.07mb | 下载：0

[VHDL编程] jingxiang_beipin

说明：实现编码器鉴向和4倍频，可用于电机测速等。(To achieve encoder and 4 times the frequency, can be used for motor speed and so on.)
<子炎恋紫雪 > 在 2024-11-10 上传 | 大小：4kb | 下载：0

[VHDL编程] keypad

说明：4*4的薄膜按键，采用状态机实现译码功能和按键消抖功能(4 * 4 of the film button, using the state machine to achieve decoding and key function)
<子炎恋紫雪 > 在 2024-11-10 上传 | 大小：2mb | 下载：0

[VHDL编程] uart_ip

说明：实现串口通信模块设置，包括频率分频、波特率产生、接口时序要求(Implementation of serial communication module settings, including frequency division, baud rate generation, interface timing requirements)
<子炎恋紫雪 > 在 2024-11-10 上传 | 大小：6kb | 下载：0

[VHDL编程] cmos_i2c_ov7670

说明：完成OV7670摄像头的一个I2C协议配置，从机主机的时序读取编写功能(Complete the OV7670 camera an I2C protocol configuration, slave host timing read write function)
<子炎恋紫雪 > 在 2024-11-10 上传 | 大小：22kb | 下载：0

[VHDL编程] sdram_ip

说明：完成SDRAM的上电配置，状态机编写其读写模块，存储模块，并通过两个异步作为存储和读取的通道(Complete the SDRAM power-on configuration, the state machine to write its read-write module, memory module, and through two asynchronous as a storage and read the channel)
<子炎恋紫雪 > 在 2024-11-10 上传 | 大小：163kb | 下载：0

[VHDL编程] fen

说明：分频器,可以实现时钟分频，频率变小则周期变长(Frequency divider, can realize clock frequency division, frequency becomes smaller, then the cycle becomes longer)
<佳12345 > 在 2024-11-10 上传 | 大小：137kb | 下载：0

[VHDL编程] AD9832

说明：AD9832频率计的VHDL驱动，可以调整频率及相位(VHDL driver for AD9832 frequency meter)
<高少波 > 在 2024-11-10 上传 | 大小：1.55mb | 下载：0

[VHDL编程] IIR滤波器的FPGA设计

说明：基于verilog hdl语言对IIR滤波器设计(Design of IIR filter based on Verilog HDL language)
<jmcjgp > 在 2024-11-10 上传 | 大小：1.61mb | 下载：0

[VHDL编程] pwm with tb final

说明：pwm with testbench in verilog ,synthesizable
<addy007 > 在 2024-11-10 上传 | 大小：185kb | 下载：0

[VHDL编程] LMS

说明：least mean square algo implemented on verilog
<addy007 > 在 2024-11-10 上传 | 大小：185kb | 下载：0