[VHDL编程] scr

说明：60进制计数器同步置位30异步复位 modelsim仿真代码含激励 自己写的 可用 仅供参考入门-60 binary counter 30 the asynchronous reset modelsim simulation code containing motivate yourself to write synchronization set can be used for reference only entry
<ziranqingshuang> 在 2025-01-11 上传 | 大小：1kb | 下载：0

[VHDL编程] clock-divider

说明：clock generator vhdl code
<sgma> 在 2025-01-11 上传 | 大小：1kb | 下载：0

[VHDL编程] addsub32bit

说明：32bit floating point addition
<syed> 在 2025-01-11 上传 | 大小：1kb | 下载：0

[VHDL编程] counter16

说明：16位计数器，有使能功能，可以加减计数，有异步清零位，不用有限状态机-16-bit counter, enable function, you can add and subtract counting, asynchronous clear bits without a finite state machine
<赵永峰> 在 2025-01-11 上传 | 大小：1kb | 下载：0

[VHDL编程] tongbu_jian

说明：ＦＰＧＡ在通信上的运用：基于VHDL的同步头“0101010”检测指示模块-Application of FPGA in communication: VHDL based synchronous head "0101010" detection indication module
<杨涛> 在 2025-01-11 上传 | 大小：1kb | 下载：0

[VHDL编程] AD5668_verilog

说明：AD5668 的spi控制,使用verilog编写-control AD56668 using verilog
<王敏生> 在 2025-01-11 上传 | 大小：1kb | 下载：0

[VHDL编程] liushuideng

说明：FPGA基础实验8位流水灯，基于VHDL语言写的！-8 FPGA basis of experimental light water, based on VHDL write!
<蔡志栋> 在 2025-01-11 上传 | 大小：1kb | 下载：0

[VHDL编程] Ram_FIFO

说明：同步fifo 适合学生使用 深度为十六 适合刚入门的学生联系堆栈-sys fifo
<周晓辰> 在 2025-01-11 上传 | 大小：1kb | 下载：0

[VHDL编程] usb_in

说明：基于VHDL的USB读写程序 只供参考哦 -VHDL-based USB reader program
<王礼俊> 在 2025-01-11 上传 | 大小：1kb | 下载：0

[VHDL编程] aa

说明：这个程序就是序列检测器的vhdl实现，真麻烦啊-This program is the sequence detector vhdl achieve real trouble
<zhangzhen> 在 2025-01-11 上传 | 大小：1kb | 下载：0

[VHDL编程] HappyBirthday.v

说明：基于Virtex-5的Happy Birthday程序 Verilog-Virtex-5-based the Happy Birthday procedures Verilog
<chens> 在 2025-01-11 上传 | 大小：1kb | 下载：0

[VHDL编程] crc32

说明：crc32的实现，循环冗余校验的32bit校验结果。(The implementation of CRC32 is the result of 32bit check of cyclic redundancy check.)
<大圣啊哈哈> 在 2025-01-11 上传 | 大小：1kb | 下载：0