[VHDL编程] 1553encoder

说明：1553曼彻斯特编码的verilog代码 -1553 Manchester coding verilog code
<丁伟> 在 2025-04-17 上传 | 大小：1kb | 下载：0

[VHDL编程] vhdl_code

说明：用VHDL语言设计实现一个74LS138/8位移位寄存器译码器。-74LS138——code
<汪洋> 在 2025-04-17 上传 | 大小：1kb | 下载：0

[VHDL编程] ra_str_gen1

说明：ripple with studture modeling vhdl file
<parth> 在 2025-04-17 上传 | 大小：1kb | 下载：0

[VHDL编程] word

说明：英文显示电路显示0到f 的十六进制计数器-English display circuit
<黄国猛> 在 2025-04-17 上传 | 大小：1kb | 下载：0

[VHDL编程] COUNT60

说明：60位进制计数器 可将程序下载后进行60进制表现 并应用于电子表运算-60 binary counter can download the program and after the performance of 60 binary operations used in electronic form
<cy> 在 2025-04-17 上传 | 大小：1kb | 下载：0

[VHDL编程] hash

说明：基于伽罗瓦域的ghash核，用于GCM。其中，128位伽罗瓦域乘法器使用的是多项式算法。经验证，可综合，供参考。-Galois field based on the nuclear ghash
<詹鑫> 在 2025-04-17 上传 | 大小：1kb | 下载：1

[VHDL编程] mqst

说明：用Verilog HDL编程实现曼切斯特编码器的功能，程序结构简单，仿真后波形延时这方面也进行了相关的优化-verilog HDL
<王治民> 在 2025-04-17 上传 | 大小：1kb | 下载：0

[VHDL编程] seqdet_vm

说明：在verilog下连续输入1和0，当输入为10010时输出为1，是初学者练习用的-In verilog continuous input 1 and 0, when the input is 10010 to 1 when the output is used for beginners to practice
<澄续缘> 在 2025-04-17 上传 | 大小：1kb | 下载：0

[VHDL编程] XIN

说明：一个比较小的电子密码锁的程序的一段 是基于vhdl的状态机-A relatively small electronic lock a section of the program is based on state machine vhdl
<梁涛> 在 2025-04-17 上传 | 大小：1kb | 下载：0

[VHDL编程] a_compare_with_b_vm

说明：用Verilog描述了一个比较器,输入a和b，当a>b时，输出为a，反之，输出为b-descr iption a comparator by Verilog , the input a and b, when a> b, the output is a, the other hand, the output is b
<澄续缘> 在 2025-04-17 上传 | 大小：1kb | 下载：0

[VHDL编程] AD_CONTROLLER

说明：上面的VHDL代码是用来控制AD7890读写的模块，编译通过，很有用的哦！-AD67890 control reader module
<xingzhanpeng> 在 2025-04-17 上传 | 大小：1kb | 下载：0

[VHDL编程] COMMAND232_SEND

说明：这个代码用VHDL编写，是RS232在UART协议层发送数据的实现过程，很有用的！-The VHDL code is written, is the RS232 UART protocol layer in the implementation process of sending data, very useful!
<xingzhanpeng> 在 2025-04-17 上传 | 大小：1kb | 下载：0