[VHDL编程] verilog

说明：蜂鸣器演奏梁柱的verilog代码，本代码已经在EP2C8的开发板上验证过，音质还不错的。-Buzzer playing the beams of the Verilog code, the code has been in the EP2C8 the development board certified, the sound quality is pretty good.
<宋伟杰> 在 2024-10-08 上传 | 大小：1024 | 下载：0

[VHDL编程] divid

说明：基于VHDL的divided建模，方便调用，主要是除法运算，用于数据移位-Divided modeling based on VHDL, call the main division operation is used to shift data
<李佳伟> 在 2024-10-08 上传 | 大小：1024 | 下载：0

[VHDL编程] rotary

说明：采用verilog语言编写的rotary encoder程序，可以识别出旋转方向。-Rotary encoder verilog language program, you can identify the direction of rotation.
<梁> 在 2024-10-08 上传 | 大小：1024 | 下载：0

[VHDL编程] div_clk_encoder

说明：对系统时候进行任意的偶数分频，只要修改几个位置即可，方便移植。另一个是7段数码管驱动程序。使用-System when any even divide, as long as the modified several locations can be easily ported.
<逸风> 在 2024-10-08 上传 | 大小：1024 | 下载：0

[VHDL编程] keypad

说明：使用Verilog编写的实现FPGA键盘功能，使用了状态机-The use of FPGA in Verilog keyboard function, using the state machine
<张大哥> 在 2024-10-08 上传 | 大小：1024 | 下载：0

[VHDL编程] final

说明：洗衣机正反转控制程序，用于洗衣机驱动器的控制-key
<topping> 在 2024-10-08 上传 | 大小：1024 | 下载：0

[VHDL编程] LCD_Controller

说明：学习LCD的控制，如何驱动一个1602LCD显示器。对嵌入式初学者很有帮助。-Learn from the LCD control, how to drive a 1602LCD display. Helpful embedded beginners.
<wl> 在 2024-10-08 上传 | 大小：1024 | 下载：0

[VHDL编程] uart_trans

说明：使用Verilog语言编写的多字节串口发送程序，可以同时发送56个字节。-Multi-byte serial port to send a program using Verilog language, you can also send 56 bytes.
<> 在 2024-10-08 上传 | 大小：1024 | 下载：0

[VHDL编程] sram_test

说明：FPGA上实现的SRAM的驱动程序 程序内注释详尽-Detailed annotations driver program on the FPGA SRAM
<赵翔龙> 在 2024-10-08 上传 | 大小：1024 | 下载：0

[VHDL编程] compare

说明：多位多个数的找最大的比较器，已仿真通过，位数个数可自行修改-Many more numbers to find the largest comparative, through simulation, the median number of modify
<monica> 在 2024-10-08 上传 | 大小：1024 | 下载：0

[VHDL编程] compmin

说明：多位多个数的找最小的比较器，已仿真通过，位数个数可自行修改-Many more numbers to find the minimum comparator, through simulation, the median number of modify
<monica> 在 2024-10-08 上传 | 大小：1024 | 下载：0

[VHDL编程] uart

说明：用FPGA实现串口的收发功能，采用16背波特率的时钟对RXD采样，波特率的误差允许范围为4.8 -16 back baud rate clock on RXD serial transceiver functions FPGA implementation sampling, the range of allowable error of the baud rate of 4.8
<tony> 在 2024-10-08 上传 | 大小：1024 | 下载：0