[VHDL编程] VHDLTESTBENCH

说明：文章介绍了如何用VHDL写仿真的激励源程序。-Article describes how to use VHDL simulation Writing incentive source.
<朱雯> 在 2024-11-13 上传 | 大小：9.16mb | 下载：0

[VHDL编程] Wrtingtestbench

说明：介绍如何写FPGA的仿真测试程序的书，很实用，容易上手-How to write FPGA simulation test program book, very practical, easy to use
<学习> 在 2024-11-13 上传 | 大小：9.16mb | 下载：0

[VHDL编程] verilog-study

说明： VERILOG HDL的入门学习资料，对于想进一步学习FPGA的朋友有一定的帮助。-VERILOG HDL entry-learning materials, for those who want to learn more FPGA' s friends have some help.
<李辉> 在 2024-11-13 上传 | 大小：9.16mb | 下载：0

[VHDL编程] shipinzhuanhua

说明：基于fpga的视频转换接口的研究与设计本论文实现了视频转换接口的设计，完成了以 FPGA 为平台构成视频转换 接口，加速视频的转换工作，使用 Verilog HDL 语言实现各系统模块的功能。 -Fpga-based video conversion interface research and design of this paper to achieve the video conversion interface desi
<王淼> 在 2024-11-13 上传 | 大小：9.17mb | 下载：0

[VHDL编程] FPGA

说明：FPGA开发全攻略_工程师创新设计宝典.FPGA 是英文 Field Programmable Gate Array 的缩写，即现场可编程门阵列，它是在 PAL、GAL、CPLD 等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的， 既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。它是当今数字系统设计的主要硬件 平台，其主要特点就是完全由用户通过软件进行配置
<辛璃> 在 2024-11-13 上传 | 大小：9.18mb | 下载：0

[VHDL编程] VHDL--TESTBENCH

说明：VHDL描述的TESTBENCH写法 ,对新人有帮助。-The use of VHDL to write TESTBENCH files.useful for new people
<姜珊> 在 2024-11-13 上传 | 大小：9.16mb | 下载：0

[VHDL编程] cide_c2

说明：以太网芯片dm9000a测试，程序配置了DM9000a，使该芯片完成以太网口的数据发送。-The Ethernet chips DM9000A test, the program is configured DM9000a, allows the chip to complete the Ethernet port to send data.
<蒋沪生> 在 2024-11-13 上传 | 大小：9.15mb | 下载：0

[VHDL编程] emi(1)

说明：the external memory interface for the ddr ddr2 ddr3 sdram device
<zhenu> 在 2024-11-13 上传 | 大小：9.16mb | 下载：0

[VHDL编程] signal-process_based-FPGA

说明：给予FPGA内核处理语音信号，外围部件有AD/DA芯片，RTL级实现对信号的采集处理到输出-signal process_based FPGA
<赵龙贺> 在 2024-11-13 上传 | 大小：9.18mb | 下载：0

[VHDL编程] zedboard

说明：关于xilinx最新出来的开发板zedboard的一些资料-Information about the xilinx Latest the development board zedboard out some
<章晶> 在 2024-11-13 上传 | 大小：9.18mb | 下载：0

[VHDL编程] ds_test12

说明：在Verilog语言下用FPGA驱动DS18B20，带数码管显示，带LED报警，有报警值调整功能。这个是本人调过的，原版调通代码没改的，绝对能跑通。建议用QuatusII全编译后看一下RTL图就能理解程序是怎么工作的。-A Demo of DS18B20 on FPGA.
<wangfukai> 在 2024-11-13 上传 | 大小：9.18mb | 下载：0

[VHDL编程] zhongzhilvbo

说明：实现中值滤波的Verilog编程，并且还有matlab仿真验证-Verilog programming to achieve median filtering, and there matlab simulation
<hejiao> 在 2024-11-13 上传 | 大小：9.16mb | 下载：0