资源列表
[VHDL编程] fifo_controller
说明:用verilog语言实现FIFO控制器,控制FIFO的读写过程,有空满标志(Implementing the FIFO controller)<牛啊你 > 在 2024-11-10 上传 | 大小:83kb | 下载:0
[VHDL编程] 一种arm7源码(Verilog)
说明:一种arm7源码(verilog),arm7结构比较老了,不过用来初学还是不错的(A kind of ARM7 source code (Verilog))<kody.he > 在 2024-11-10 上传 | 大小:60kb | 下载:0
[VHDL编程] adc_interface-master
说明:adc with fpga serial data transmission miso,mosi,cs,sclk<subhash > 在 2024-11-10 上传 | 大小:27kb | 下载:0
[VHDL编程] add
说明:一个用quartus原理图输入的全加器,(A full adder with quartus schematic input,)<zhangning194 > 在 2024-11-10 上传 | 大小:1kb | 下载:0
[VHDL编程] uart
说明:实现与电脑端串行数据发送与接收,波特率为9600(Realize serial data sending and receiving with the computer terminal)<hurricanhup > 在 2024-11-10 上传 | 大小:1kb | 下载:0
[VHDL编程] bist 2017 paper
说明:A new low-power (LP) scan-based built-in selftest (BIST) technique is proposed based on weighted pseudorandom test pattern generation and reseeding. A new LP scan architecture is proposed, which supports both pseudora<Maddy619 > 在 2024-11-10 上传 | 大小:1.5mb | 下载:0