[VHDL编程] test_i2c_1

说明：Testbench for an i2c controlling an I2c slave device
<SS> 在 2024-10-09 上传 | 大小：1024 | 下载：0

[VHDL编程] test_i2c_3

说明：Testbench file 3 for an i2c controlling an I2c slave device
<SS> 在 2024-10-09 上传 | 大小：1024 | 下载：0

[VHDL编程] test_i2c_4

说明：Testbench file 4 for an i2c controlling an I2c slave device
<SS> 在 2024-10-09 上传 | 大小：1024 | 下载：0

[VHDL编程] array_mult

说明：array multiplier in vhdl
<muthu> 在 2024-10-09 上传 | 大小：1024 | 下载：0

[VHDL编程] oscillator

说明：CODE FOR ON CHIP OSCILLATOR IMPLEMENTATION IN ALTERA MAX2 SERIES CPLD
<muthu> 在 2024-10-09 上传 | 大小：1024 | 下载：0

[VHDL编程] SPI_DAC

说明：SPI IMPLEMENTATION FOR DAC.It can be used for any DAC supporting SPI.
<muthu> 在 2024-10-09 上传 | 大小：1024 | 下载：0

[VHDL编程] key_test

说明：verilog HDL编写的在quartusii环境下的24秒倒计时代码-verilog HDL the quartusii environment in the 24 seconds countdown code
<马海林> 在 2024-10-09 上传 | 大小：1024 | 下载：0

[VHDL编程] Lab17_seq_detect

说明：一个序列检测器，在时钟的每个下降沿检查数据。当检测到输入序列 din 中出现 1101 或 0110时，输出 flag 为 1，否则输出为 0。 （1）当cs = 1，wr 信号由低变高（上升沿）时，din 上的数据将写入由 addr 所指定的存储单元 （2）当cs = 1，rd = 0时，由 addr 所指定的存储单元的内容将从 dout 的数据线上输出。 -A sequence detector, check the data
<辛璃> 在 2024-10-09 上传 | 大小：1024 | 下载：0

[VHDL编程] conver

说明：非常详细,通俗易懂的并串转换电路得设计,为大家提供思路-very in detail,understandable circuit source
<weim> 在 2024-10-09 上传 | 大小：1024 | 下载：0

[VHDL编程] Lab10_shift_register_4b

说明：设计一个能够递增和递减的8位双向循环计数器. （1）采用异步复位，复位后从第一个有效时钟的上跳沿开始计数；如果此时 dir=1 ，则递增计数，否则， 递减计数。 （2）输出 count 为 8 位； （3）对电路进行全面仿真。 （4）设计模块名为： counter8b_updown(count, clk, reset, dir) 测试平台的模块名为： tb_counter8b_updow
<辛璃> 在 2024-10-09 上传 | 大小：1024 | 下载：0

[VHDL编程] floatingpointaddition

说明：floating point program for addition
<sooriya> 在 2024-10-09 上传 | 大小：1024 | 下载：0

[VHDL编程] BRAT

说明：early branch rename table-store rename table once the branch instruction comes in. Used in out of order pipeline processor
<Isabella Ni> 在 2024-10-09 上传 | 大小：1024 | 下载：0