[VHDL编程] encode

说明：实现用FPGA控制编码芯片AHA4013的编码
<焦艳华> 在 2024-11-11 上传 | 大小：1kb | 下载：0

[VHDL编程] 3-vhdl

说明：VHDL实验 4位可逆计数器的设计与实现-4 reversible counter
<天行者> 在 2024-11-11 上传 | 大小：1kb | 下载：0

[VHDL编程] vhdl

说明：VHDL实验 序列检测器的设计与实现-Design and Implementation of VHDL experimental sequence detector
<天行者> 在 2024-11-11 上传 | 大小：1kb | 下载：0

[VHDL编程] vhdl

说明：VHDL实验 数字密码锁的设计与实现-Design and Implementation of VHDL experimental digital lock
<天行者> 在 2024-11-11 上传 | 大小：1kb | 下载：0

[VHDL编程] jiaotongdeng

说明：显示模块包括数码管动态扫描电路和译码显示电路，动态扫描电路用于选择需要显示的数码管，译码显示电路用于将输入的二进制信息转换为数码管显示编码。显示模块中使用四个数码管显示倒计数值，两个用于显示东西方向倒计时值，两个用于显示南北方向倒计时值，使用四组红、黄、绿发光二极管显示通行、进行和转弯。由于没有转弯控制信号灯，所以使用红灯、绿灯亮黄灯闪烁作为转弯的指示信号。-The display module includes a dynamic s
<常东东> 在 2024-11-11 上传 | 大小：1kb | 下载：0

[VHDL编程] Cuantificador

说明：Cuantificador con 3 bits (Niveles graduables)
<tolima> 在 2024-11-11 上传 | 大小：1kb | 下载：0

[VHDL编程] Sinusoidal

说明：sine generator in rom with 512 points.
<tolima> 在 2024-11-11 上传 | 大小：1kb | 下载：0

[VHDL编程] Frecdiv

说明：Frecuency divisor with 3 bits of variable.
<tolima> 在 2024-11-11 上传 | 大小：1kb | 下载：0

[VHDL编程] tren_de_pulsos

说明：Generator of pulse train to 50MHz.
<tolima> 在 2024-11-11 上传 | 大小：1kb | 下载：0

[VHDL编程] subtractor5

说明：5进制减法器 输入时钟信号 和reset信号 输出信号为二进制数-5 hex subtractor
<naive> 在 2024-11-11 上传 | 大小：1kb | 下载：0

[VHDL编程] 1M

说明：一分频的VHDL程序，内容介绍非常详细，希望能给大家带来方便，很实用的-Divide the VHDL program, introduced in great detail, and the hope that they can bring convenience to very practical
<王龙飞> 在 2024-11-11 上传 | 大小：1kb | 下载：0

[VHDL编程] cnt1000

说明：一千的计数器vhdl的语言设计，程序简单易懂，易于初学者掌握，希望给大家带来方便-A thousand counter vhdl language design, the program is simple and easy to understand, easy for beginners to master, I hope to bring convenience
<王龙飞> 在 2024-11-11 上传 | 大小：1kb | 下载：0