资源列表
[VHDL编程] zhuangtaiji
说明:vhdl状态机程序,经实验验证,没有错误!完美运行,可以用以了解状态机的初步应用!-vhdl state machine program, proved by experiments that there are no errors! Perfect run, can be used to understand the initial application of the state machine!<> 在 2024-11-11 上传 | 大小:1kb | 下载:0
[VHDL编程] send
说明:通过先对异步串口发送模块的编写对其验证,再联合接收模块实现串口的收发-At frist,checking the module of UART s sending function,then link the recive module to realize reading and writing<pujinsheng> 在 2024-11-11 上传 | 大小:1kb | 下载:0
[VHDL编程] decoder_case
说明:verilog hdl program for decoder<Basanta Aryal> 在 2024-11-11 上传 | 大小:1kb | 下载:0
[VHDL编程] decoder_ca
说明:coder for different modules in verilog<Basanta Aryal> 在 2024-11-11 上传 | 大小:1kb | 下载:0
[VHDL编程] MIF_file_of_Sine_Wave_Generator
说明:在Quartus的DDS设计中,通常会用到mif或者hex文件存储函数值,被ROM的IP模块调用。本程序是在Matlab环境下,根据所需数据位数和长度自定义mif文件。-Quartus DDS design, usually used in the mif or hex file storage function value, call the ROM of IP modules. This program is in the Matl<> 在 2024-11-11 上传 | 大小:1kb | 下载:0