[VHDL编程] project

说明：It provides the code of or and decoder24 and encoder42 in VHDL language
<basha> 在 2024-10-09 上传 | 大小：1024 | 下载：0

[VHDL编程] adder

说明：It is VHDL code of 16 bit adder program, counter and IIR filter
<basha> 在 2024-10-09 上传 | 大小：1024 | 下载：0

[VHDL编程] VHDL-1602

说明：程序基于FPGA芯片，使用VHDL语言编写，实现驱动LCD1602A显示的功能。-FPGA-based program, using the VHDL language, to achieve drive LCD1602A display functions
<王远达> 在 2024-10-09 上传 | 大小：1024 | 下载：0

[VHDL编程] main

说明：篮球24秒计时程序，用于篮球比赛快结束时的倒计时-24 seconds counting for basketball game
<tanwei> 在 2024-10-09 上传 | 大小：1024 | 下载：0

[VHDL编程] part2

说明：part 2 for verilog basic
<nguyenchitam8x> 在 2024-10-09 上传 | 大小：1024 | 下载：0

[VHDL编程] part3

说明：part 3 for verilog -part 3 for verilog aaaa
<nguyenchitam8x> 在 2024-10-09 上传 | 大小：1024 | 下载：0

[VHDL编程] Control

说明：实现加法器的控制，利用verilog语言。在modelsim环境先实现。-Realization of adder control, the use of Verilog language. In the Modelsim environment to achieve.
<ganlu1107> 在 2024-10-09 上传 | 大小：1024 | 下载：0

[VHDL编程] VHDL

说明：基于FPGA的IIR滤波器的各模块VHDL程序- such as in science and project technique. Compared with FIR digital filter, IIR digital filter can get high selectivity with low factorial.
<许成> 在 2024-10-09 上传 | 大小：1024 | 下载：0

[VHDL编程] state_machine

说明：基于FPGA的 状态机控制步进机代码，实现步进机的运转-Based on the FPGA state machine control stepper machine code
<李> 在 2024-10-09 上传 | 大小：1024 | 下载：0

[VHDL编程] mlt

说明：基于FPGA 的乘法器 时间两个数相乘，并在数码管显示-Based on the FPGA multiplier time multiplied by the number two, and in digital tube display
<李> 在 2024-10-09 上传 | 大小：1024 | 下载：0

[VHDL编程] arithmetic_speed

说明：带进位溢出为零符号位加减法arithmetic单元-verilog arithmetic cell
<MQSDREAM> 在 2024-10-09 上传 | 大小：1024 | 下载：0

[VHDL编程] alarm_judge

说明：基于VHDL语言的闹钟音乐模块。改变状态机中的乐谱可以实现不同音乐-music unit based on VHDL. Changing rhymth in state machine in order to play different music.
<Zhang> 在 2024-10-09 上传 | 大小：1024 | 下载：0